[发明专利]限制模拟差分电路的老化效应

摘要

本发明涉及限制模拟差分电路的老化效应。例如使用深纳米互补金属氧化物半导体(CMOS)工艺制造的设备的老化效应可导致电路随着时间显示出不期望的失配累积。为了解决老化效应，M个差分电路的阵列的连接被控制，以限制和系统地减少或反转老化效应。在一个实施例中，控制排列序列被选择以在至少两个不同的时间段强调M个差分电路阵列在相对应力条件下。施加相反的应力条件(优选基本上相等的相对应力条件)可以反向失配累积的方向，并随时间限制失配累积在可接受的限度之内。控制排列序列可以应用到模数转换器的比较的阵列，或折叠模数转换器的差分放大器的阵列。

主权项

1.一种用于限制具有电路阵列的电路系统上的老化效应的方法，该方法包括：确定与电路阵列上的老化相关的应力条件；基于应力条件，确定选择的电路中的第一多个电路对于第一时间段的第一排列以及选择的电路中的第二多个电路对于第二时间段的第二排列，其中所述第一排列和第二排列限制对电路中的至少一个电路的随时间的应力条件；和在第一时间段期间，基于所述第一排列控制电路阵列的输入和输出连接，同时保持电路系统的输入‑输出关系；和在第二时间段期间，基于所述第二排列控制电路阵列的输入和输出连接，同时保持电路系统的相同的输入‑输出关系。