[发明专利]一种FPGA中多功能硬件专用乘法器及FPGA芯片有效
| 申请号： | 201610083088.7 | 申请日： | 2016-02-06 |
| 公开（公告）号： | CN107045434B | 公开（公告）日： | 2020-06-30 |
| 发明（设计）人： | 何轲 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100176 北京市大兴区经济技术开发*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种FPGA中多功能硬件专用乘法器，该乘法器中，前加法器的输入端接收FPGA芯片的第一串并行数据，其输出端与乘法计算单元的输入端相连；乘法计算单元的输出端与后加法器的第一输入端相连；数据选择器的输入端接收FPGA芯片的第一串并行数据，其输出端与后加法器的第二输入端相连；进位控制器的输入端接收FPGA芯片的第一串并行数据，其输出端与后加法器的第三输入端相连；后加法器一个输出端输出第二串并行数据，其另一个输出端与数据匹配比较器的一个输入端相连；数据匹配比较器的另一个输入端接收FPGA芯片的第一串并行数据。本发明的乘法器能够实现高速、高性能的乘法运算，实现滤波器设计、数据比较，尤其是大位宽数据的乘法和比较的功能。 | ||
| 搜索关键词： | 一种 fpga 多功能 硬件 专用 乘法器 芯片 | ||
【主权项】：
一种FPGA中多功能硬件专用乘法器，其特征在于，所述乘法器包括前加法器、后加法器、数据选择器、进位控制器、数据匹配比较器以及乘法计算单元；其中，所述前加法器的输入端接收FPGA芯片的第一串并行数据，其输出端与所述乘法计算单元的输入端相连；所述乘法计算单元的输出端与所述后加法器的第一输入端相连；所述数据选择器的输入端接收FPGA芯片的第一串并行数据，其输出端与所述后加法器的第二输入端相连；所述进位控制器的输入端接收FPGA芯片的第一串并行数据，其输出端与所述后加法器的第三输入端相连；所述后加法器一个输出端输出第二串并行数据，其另一个输出端与所述数据匹配比较器的一个输入端相连；所述数据匹配比较器的另一个输入端接收FPGA芯片的第一串并行数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610083088.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于在基于加法器的电路中处理数据的系统和方法
- 下一篇：访问处理方法和装置
