[发明专利]一种基于UVM的FPGA通用可配置UART协议的验证方法在审
申请号: | 201610034502.5 | 申请日: | 2016-01-19 |
公开(公告)号: | CN105718344A | 公开(公告)日: | 2016-06-29 |
发明(设计)人: | 习建博;夏际金;骆传慧;邓庆勇;朱鹏 | 申请(专利权)人: | 中国电子科技集团公司第三十八研究所 |
主分类号: | G06F11/22 | 分类号: | G06F11/22;G06F13/42 |
代理公司: | 合肥市浩智运专利代理事务所(普通合伙) 34124 | 代理人: | 张景云 |
地址: | 230000 安徽省合*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种基于UVM的FPGA通用可配置UART协议的验证方法,该验证方法利用UVM验证平台结构和验证思想完成UART协议验证的整体框架;设置一个UART配置类,封装了UART协议全部参数信息,并通过UVM提供的config_db机制,将UART协议参数信息发送给驱动器、监视器和记分板等平台相关部件。顶层实例化时,用户只需要根据待测UART的协议要求,设置相应的波特率、数据位、停止位、校验方式等参数信息,便可以实现一个通用的参数可配置的UART协议FPGA验证平台。本发明的优点是:高效、通用。FPGA设计工程师或验证工程师只需在顶层设置相应的UART参数,即可自动生成符合要求的测试用例,不需再重新开发验证环境,大大提高了验证效率。 | ||
搜索关键词: | 一种 基于 uvm fpga 通用 配置 uart 协议 验证 方法 | ||
【主权项】:
一种基于UVM的FPGA通用可配置UART协议的验证方法,其特征在于:包括以下步骤:1)构建UVM验证平台用System Verilog及UVM类库构建UVM验证平台;所述UVM验证平台包括UART验证环境和记分板以及UART配置模块;所述UART验证环境内封装有第一代理器和第二代理器;所述第一代理器内封装了第一监视器、激励产生器、驱动器;所述第二代理器内封装了第二监视器;2)定义UART_config类,构成URAT配置模块在UART_config类中封装UART协议所需的参数变量信息,构成URAT配置模块;所述参数变量信息包括波特率、数据位数、停止位数、是否校验、校验类型;3)运行URAT配置模块通过UVM的config_db机制将UART_config类中定义的参数变量信息传递给UART验证环境、记分板;4)实例化UART验证环境驱动器根据从UART_config类中获得的参数变量信息,将从激励产生器获得的激励数据包,按照UART协议要求驱动到待测试UART模块上;5)数据反馈同时,第一监视器会根据从UART_config类中获得的参数变量信息,采集驱动器输出的数据,并发送给记分板;第二监视器采集待测UART模块输出的数据,并发送给记分板;6)校验与比对记分板则根据参数信息对待测UART模块的输出结果进行校验和比对,并给出验证结果。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十八研究所,未经中国电子科技集团公司第三十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610034502.5/,转载请声明来源钻瓜专利网。