[发明专利]用于增强控制信道容量的结构化叠加编码在审
| 申请号： | 201580044457.5 | 申请日： | 2015-08-28 |
| 公开（公告）号： | CN107852392A | 公开（公告）日： | 2018-03-27 |
| 发明（设计）人： | 薛峰;符仲凯;权焕准 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H04L27/26 | 分类号： | H04L27/26;H04L25/03 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司11258 | 代理人： | 孙洋 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文公开了用于编码和/或解码结构化叠加编码以增加控制信道容量的系统和方法。用户设备(UE)可以被配置为以通信方式耦合到演进型通用陆地无线电接入网络(E‑UTRAN)节点B(eNB)。第一UE和第二UE可以被耦合到eNB。基本PDCCH可以被发送到第二UE，并且额外PDCCH可以在同一时间‑频率资源上被发送到第一UE。第二UE能够如它正常解码PDCCH那样来解码基本PDCCH。第一UE能够解码针对第二UE的基本PDCCH，从信号中消除基本PDCCH，以及解码额外PDCCH。额外PDCCH可以被限制于相对于基本PDCCH的特定位置以简化第一UE进行的搜索。 | ||
| 搜索关键词： | 用于 增强 控制 信道容量 结构 叠加 编码 | ||
【主权项】：
一种用户设备(UE)，被配置为与演进型通用陆地无线电接入网络(eUTRAN)进行通信，所述UE包括：收发器；以及耦合到所述收发器的处理器，所述处理器被配置为执行下述操作：经由所述收发器接收信号，所述信号包括物理下行链路控制信道(PDCCH)和第二PDCCH，其中，所述第一PDCCH和所述第二PDCCH占用同一频率‑时间资源；解码所述第二PDCCH；使用经解码的第二PDCCH来对所述信号执行干扰消除；以及解码所述第一PDCCH。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580044457.5/，转载请声明来源钻瓜专利网。
- 上一篇：频移键控解码的方法及解码器
- 下一篇：发送、解调数据的方法、设备及系统
