[发明专利]交织调制器在审

专利信息
申请号: 201580030222.0 申请日: 2015-06-19
公开(公告)号: CN106416081A 公开(公告)日: 2017-02-15
发明(设计)人: 徐志伟;辛西娅·D·巴林格;彼得·彼得;唐纳德·A·希特柯;艾伯特·科桑德 申请(专利权)人: HRL实验室有限责任公司
主分类号: H03M3/02 分类号: H03M3/02
代理公司: 北京鸿德海业知识产权代理事务所(普通合伙) 11412 代理人: 袁媛
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种增量累加调制器,其已经改进了动态范围。所述Δ∑调制器具有多个ADC和多个DAC,多个ADC和DAC以环路连接。多个ADC与进入的模拟信号耦合。时钟发生器提供多个时钟信号,其控制多个ADC和多个DAC,所述时钟信号在时域中相对于彼此偏移,由此每次一个地使能所述多个ADC中的每个ADC以及每次一个地使能所述多个DAC中的每个DAC,使得Δ∑调制器以交织的方式来处理所述进入的模拟信号中的数据。
搜索关键词: 交织 调制器
【主权项】:
1.一种调制器,包括:a.将输入求和块与数据输出块相耦合的前向路径,该前向路径包括耦合到所述输入求和块的至少一个第N级滤波器和多个交织的多比特模数转换器ADC,交织的多比特ADC具有耦合到所述第N级滤波器的输入端和耦合到所述数据输出块的输出端;以及b.反馈路径,其包括多个交织的多比特数模转换器DAC,该交织的多比特DAC具有耦合到交织的多比特ADC的相应输出端的输入端,该交织的多比特DAC具有在一起求和并且施加到所述输入求和块的输出端,并带有在所述交织的多比特DAC和第N级滤波器之间的连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于HRL实验室有限责任公司,未经HRL实验室有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201580030222.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top