[实用新型]一种物联网的智能WIFI模块有效

专利信息
申请号: 201520796213.X 申请日: 2015-10-15
公开(公告)号: CN205080733U 公开(公告)日: 2016-03-09
发明(设计)人: 封兴海;费斌;孙标;郑冬青 申请(专利权)人: 杭州德澜科技有限公司
主分类号: G08C17/02 分类号: G08C17/02;H04B1/40
代理公司: 浙江杭州金通专利事务所有限公司 33100 代理人: 王佳健
地址: 310013 浙江省杭州*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型涉及一种物联网的智能WIFI模块。本实用新型包括主控芯片和电源部分电路、复位和晶体电路、射频网络电路、主芯片功能配置电路、外扩FLASH电路、USB和模块外接接口电路。本实用新型只要提供一个5V转3.3V的电源和一个5V转3.3V的双向串口就能接上传统家电,并且因为体积小巧,可以灵活安装,实现产品的快速升级换代,非常实用。
搜索关键词: 一种 联网 智能 wifi 模块
【主权项】:
一种物联网的智能WIFI模块,其特征在于:包括主控芯片和电源部分电路、复位和晶体电路、射频网络电路、主芯片功能配置电路、外扩FLASH电路、USB和模块外接接口电路;所述的主控芯片和电源部分电路主要包括主控芯片U19、功率电感L1、电阻R6、R7、R30、R34、R39、R407、R408、独石电容C1、C2、C3、C4、C10、C11、C12、C14、C16、C17、C18、C19、C20、C21、C65、C66、C79、C80、C81、C82、C92、C286、C287、C321、C325、C327、C328、C329、C331;主控芯片U19和外部的GPIO口的连接:主控芯片U19的2脚和直插座J1的4脚相连,主控芯片U19的3脚和直插座J1的5脚相连,主控芯片U19的4脚和直插座J1的9脚、14脚相连,主控芯片U19的5脚和直插座J1的10脚、13脚相连,主控芯片U19的6脚和直插座J1的6脚相连,主控芯片U19的7脚、直插座J1的23脚和电阻R39的一端相连,电阻R39的另一端和+3.3V电源VDD33相连,主控芯片U19的8脚和直插座J1的19脚相连,主控芯片U19的30脚和直插座J1的20脚相连,主控芯片U19的66脚、直插座J1的21脚和电阻R30的一端相连,电阻R30的另一端和地相连,主控芯片U19的67脚和直插座J1的2脚相连,主控芯片U19的68脚、直插座J1的3脚和电阻R34一端相连,电阻R34的另一端和+3.3V电源VDD33相连;主控芯片U19和电源的连接:主控芯片U19的1脚和独石电容C82的一端相连,独石电容C82的另一端和地相连,主控芯片U19的12脚和独石电容C4的一端相连,独石电容C4的另一端和地相连,主控芯片U19的16脚和功率电感L1的一端相连,功率电感L1的另一端和+1.2V电源DVDD12相连,主控芯片U19的17脚、电阻R6的一端和独石电容C1的一端相连,独石电容C1的另一端和地相连,电阻R6的另一端和+3.3V电源VDD33相连,主控芯片U19的61脚、电阻R408的一端和独石电容C286的一端相连,独石电容C286的另一端和地相连,电阻R408的另一端和+3.3V模拟电源3V3_RF相连,主控芯片U19的13脚、18脚、22脚、29脚、64脚和+3.3V电源VDD33相连,主控芯片U19的38脚、46脚、49脚和+3.3V模拟电源3V3_RF相连,主控芯片U19的15脚、21脚、34脚和+1.2V电源DVDD12相连,主控芯片U19的47脚、48脚、56脚和+1.2V模拟电源DVDD12_A相连,主控芯片U19的69脚、70脚、71脚、72脚和地相连;主控芯片U19的10脚、24脚、25脚、26脚、27脚、28脚、39脚、40脚、41脚、42脚、43脚、50脚、51脚、52脚、53脚、57脚、58脚、62脚、63脚悬空;电源电路的连接:电阻R7的一端和+3.3V电源VDD33相连,电阻R7的另一端和+3.3V模拟电源3V3_RF相连,电阻R407的一端和+1.2V电源DVDD12相连,电阻R407的另一端和+1.2V模拟电源DVDD12_A相连,独石电容C2的一端、独石电容C20的一端、独石电容C21的一端、独石电容C65的一端、独石电容C66的一端、独石电容C81的一端、独石电容C327的一端、独石电容C328的一端、独石电容C329的一端、独石电容C331的一端和+3.3V电源VDD33相连,独石电容C2的另一端、独石电容C20的另一端、独石电容C21的另一端、独石电容C65的另一端、独石电容C66的另一端、独石电容C81的另一端、独石电容C327的另一端、独石电容C328的另一端、独石电容C329的另一端、独石电容C331的另一端和地相连,独石电容C14的一端、独石电容C16的一端、独石电容C17的一端、独石电容C18的一端、独石电容C19的一端、独石电容C325的一端和+3.3V模拟电源3V3_RF相连,独石电容C14的另一端、独石电容C16的另一端、独石电容C17的另一端、独石电容C18的另一端、独石电容C19的另一端、独石电容C325的另一端和地相连,独石电容C3的一端、独石电容C79的一端、独石电容C80的一端、独石电容C321的一端和+1.2V电源DVDD12相连,独石电容C3的另一端、独石电容C79的另一端、独石电容C80的另一端、独石电容C321的另一端和地相连,独石电容C10的一端、独石电容C11的一端、独石电容C12的一端、独石电容C287的一端和+1.2V模拟电源DVDD12_A相连,独石电容C10的另一端、独石电容C11的另一端、独石电容C12的另一端、独石电容C287的另一端和地相连;所述的复位和晶体电路包括复位芯片U11、电阻R410、晶体Y1;复位芯片U11的3脚和+3.3V电源VDD33相连,复位芯片U11的1脚和地相连,复位芯片U11的2脚接电阻R410的一端,电阻R410的另一端和主控芯片U19的14脚以及直插座J1的1脚相连,晶体Y1的1脚和主控芯片U19的44脚相连,晶体Y1的3脚和主控芯片U19的45脚相连,晶体Y1的2脚、4脚和地相连;所述的射频网络电路包括电感L4、L5、L6、L7、L27、L29、L30、L31、L34、L35、电阻R1、独石电容C22、C23、C24、C25、C26、C27、C61、C284、C285、C301、C302、C303、C322、C323、C324、C326、PCB印制天线ANT1、射频I‑PEX座ANT3、屏蔽罩扣子TP1、TP2、TP3;主控芯片U19的54脚和电感L30的一端相连,电感L30的另一端、独石电容C301的一端和独石电容C302的一端相连,主控芯片U19的55脚和电感L31的一端相连,电感L31的另一端、独石电容C301的另一端和独石电容C303的一端相连,主控芯片U19的59脚、独石电容C322的一端、独石电容C324的一端和电感L5的一端相连,主控芯片U19的60脚、独石电容C322的另一端、独石电容C326的一端和电感L4的一端相连,电感L4的另一端、电感L5的另一端和+3.3V模拟电源3V3_RF相连,独石电容C302的另一端、独石电容C324的另一端、独石电容C323的一端和电感L6的一端相连,独石电容C323的另一端和地相连,独石电容C303的另一端、独石电容C326的另一端和独石电容C23的一端相连,独石电容C23的另一端、电感L7的一端和独石电容C24的一端相连,电感L7的另一端和地相连,电感L6的另一端、独石电容C22的一端、独石电容C24的另一端、独石电容C25的一端和电感L34的一端相连,独石电容C22的另一端和独石电容C25的另一端和地相连,电感L34的另一端、独石电容C27的一端和电感L35的一端相连,独石电容C27的另一端和地相连,电感L35的另一端、独石电容C26的一端、电感L29的一端和独石电容C61的一端相连,独石电容C26的另一端、电感L29的另一端和地相连,独石电容C61的另一端、独石电容C284的一端、电阻R1的一端和电感L27的一端相连,独石电容C284的另一端和地相连,电阻R1的另一端和直插座J1的25脚相连,电感L27的另一端、独石电容C285的一端和PCB印制天线ANT1的1脚相连,独石电容C285的另一端和地相连,PCB印制天线ANT1的接地一侧铜皮在PCB上用线强行和地相连,射频I‑PEX座ANT3的1脚、3脚和地相连,屏蔽罩扣子TP1的1脚、屏蔽罩扣子TP2的1脚、屏蔽罩扣子TP3的1脚和地相连;所述的主芯片功能配置电路包括电阻R8、R9、R28、R29、R40;主控芯片U19的65脚和电阻R9的一端相连,电阻R9的另一端和地相连,主控芯片U19的31脚和FLASH芯片U1的7脚、电阻R8的一端相连、电阻R8的另一端和+3.3V电源VDD33相连,主控芯片U19的11脚和电阻R29的一端相连,电阻R29的另一端和地相连,主控芯片U19的9脚、直插座J1的18脚和电阻R28、电阻R40的一端相连,电阻R28的另一端和地相连,电阻R40的另一端和+3.3V电源VDD33相连;所述的外扩FLASH电路包括FLASH芯片U1、电阻R2、R3、R4、R5、R409;主控芯片U19的36脚和电阻R409的一端相连,电阻R409的另一端和FLASH芯片U1的1脚、直插座J1的16脚、电阻R3的一端相连,FLASH芯片U1的2脚、测试点TP4的1脚和主控芯片U19的33脚相连,FLASH芯片U1的3脚、主控芯片U19的32脚和电阻R2的一端相连,FLASH芯片U1的5脚、主控芯片U19的35脚、测试点TP5的1脚和电阻R5的一端相连,FLASH芯片U1的6脚、主控芯片U19的37脚、测试点TP6的1脚和电阻R4的一端相连,FLASH芯片U1的4脚和地相连, FLASH芯片U1的8脚、电阻R2、R3、R4、R5的另一端和+3.3V电源VDD33相连;所述的USB和模块外接接口电路包括直插座J1、测试点TP7、TP8;测试点TP7的1脚和主控芯片U19的19脚相连,测试点TP8的1脚和主控芯片U19的20脚相连,直插座J1的8脚、15脚、17脚和+3.3V电源VDD33相连,直插座J1的7脚、11脚、12脚、22脚、24脚、26脚和地相连,板上的定位MARK点MK1的1脚、板上的定位MARK点MK2的1脚、板上的定位MARK点MK3的1脚、板上的定位MARK点MK4的1脚悬空;所述的主控芯片U19型号为QCA4004,FLASH存储芯片U1型号为W25Q40DV,复位芯片U11型号为IMP809SEUR‑T。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州德澜科技有限公司,未经杭州德澜科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201520796213.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top