[发明专利]基于CMOS工艺的阈值电压自补偿的RF-DC转换器

摘要

本发明公开了一种基于CMOS工艺的阈值电压自补偿的RF‑DC转换器，其电路级数是N，跨M级电路结构。首先，电路采用了标准CMOS工艺下的MOS管，使得电路能够与其他电路模块集成，能够实现电路的小型化和集成化；其次，该RF‑DC转化器使用了阈值电压自补偿技术，有效的降低了转换器件的阈值电压，使其能够接收小功率的RF能量。转换器件的阈值电压补偿是通过将NMOS的栅极接在后级更高电位的偏置，将PMOS的栅极接在前级更低电位的偏置来实现的。

主权项

1.一种基于CMOS工艺的阈值电压自补偿的RF‑DC转换器，其特征在于：所述的RF‑DC转化器电路是N级，跨M级电路结构，N、M皆为自然数，且M小于等于N‑2；所述的RF‑DC转换器电路包括2N个晶体管M1，M2，M3，M4, ……，M2M‑1，M2M，M2M+1，M2M+2，……，M2N‑3，M2N‑2，M2N‑1，M2N和2N个电容C1，C2，C3，C4，……，C2M‑1，C2M，C2M+1，C2M+2，…，C2N‑3，C2N‑2，C2N‑1，C2N；其中，连接关系为：第1级到第M级的晶体管M1，M2，M3，M4，……，M2M‑1，M2M是NMOS管，其衬底都与地相连；第M+1级到第N级晶体管M2M+1，M2M+2，……，M2N‑1，M2N是PMOS管，其衬底都与自身的漏端相连；奇数序列的电容C1，C3，……, C2M‑1，C2M+1，……C2N‑3，C2N‑1的一端与输入信号RFIN的正端相连；偶数序列的电容C2，C4，……, C2M，C2M+2，……C2N‑2，C2N的一端与地相连；第一级由晶体管M1和M2，电容C1和C2组成；晶体管M1的漏极与输入信号RFIN的负端，也就是地相连，其源极与电容C1的另一端相连，其栅端与电容C2M+2的另一端相连；晶体管M2的漏极与晶体管M1的源端相连，其源极与电容C2的另一端相连，其栅端与电容C2M+1的另一端相连；第二级由晶体管M3和M4，电容C3和C4组成；晶体管M3的漏极与晶体管M2的源端相连，其源极与电容C3的另一端相连，其栅端与电容C2M+4的另一端相连；晶体管M4的漏极与晶体管M3的源端相连，其源极与电容C4的另一端相连，其栅端与电容C2M+3的另一端相连；第M级由晶体管M2M‑1和M2M，电容C2M‑1和C2M组成；晶体管M2M‑1的漏极与晶体管M2M‑2的源端相连，其源极与电容C2M‑1的另一端相连，其栅端与电容C4M的另一端相连；晶体管M2M漏极与晶体管M2M‑1源端相连，其源极与电容C2M另一端相连，其栅端与电容C4M‑1另一端相连；第M+1级由晶体管M2M+1和M2M+2，电容C2M+1和C2M+2组成；晶体管M2M+1的源极与晶体管M2M的源端相连，其漏极与电容C2M+1的另一端相连，其栅端与电容C1的另一端相连；晶体管M2M+2源极与晶体管M2M+1漏端相连，其漏极与电容C2M+2另一端相连，其栅端与电容C2另一端相连；第M+2级由晶体管M2M+3和M2M+4，电容C2M+3和C2M+4组成；晶体管M2M+3的源极与晶体管M2M+2的漏端相连，其漏极与电容C2M+3的另一端相连，其栅端与电容C3的另一端相连；晶体管M2M+4源极与晶体管M2M+3漏端相连，其漏极与电容C2M+4另一端相连，其栅端与电容C4另一端相连；第N‑1级由晶体管M2N‑3和M2N‑2，电容C2N‑3和C2N‑2组成；晶体管M2N‑3源极与晶体管M2N‑4漏端相连，其漏极与电容C2N‑3一端相连，其栅端与电容C2N‑2M‑3另一端相连；晶体管M2N‑2源极与晶体管M2N‑3漏端相连，其漏极与电容C2N‑2另一端相连，其栅端与电容C2N‑2M‑2另一端相连；第N级由晶体管M2N‑1和M2N，电容C2N‑1和C2N组成；晶体管M2N‑1源极与晶体管M2N‑2漏端相连，其漏极与电容C2N‑1另一端相连，其栅端与电容C2N‑2M‑1另一端相连；晶体管M2N源极与晶体管M2N‑1漏端相连，其漏极与电容C2N另一端相连，其栅端与电容C2N‑2M另一端相连；输出信号RFOUT取自电容C2N的正负端。