[发明专利]一种异步成形滤波器设计方法

摘要

本发明公开了一种异步成形滤波器设计方法，包括查找表生成模块、NCO控制模块和成形滤波器模块，其中，查找表生成模块用于产生成形滤波器系数并制作查找表，NCO控制模块用于产生输入信号速率及样点相位信息，成形滤波器模块用于实现从输入信号速率到基带处理时钟的成形输出。本发明对基带处理时钟和所处理信号速率不受限于整数倍关系，具备较强的通用性；且方法实现简单，时序控制简单，占用资源较小，易于工程实现和模块化处理，便于移植。

主权项

1.一种异步成形滤波器设计方法，包括查找表生成模块、NCO控制模块和成形滤波器模块，其中，查找表生成模块用于产生成形滤波器系数并制作查找表，NCO控制模块用于产生输入信号速率及样点相位信息，成形滤波器模块用于实现从输入信号速率到基带处理时钟的成形输出，其特征在于，包括以下步骤：步骤1，根据给定的滤波器参数通过查找表生成模块生成成形滤波器的成形系数，同时查找表生成模块根据成形滤波器的成形系数制作查找表；所述步骤1中根据给定的滤波器参数通过查找表生成模块生成成形滤波器，同时查找表生成模块根据成形滤波器的成形系数制作查找表的方法，如下：步骤11，根据基带处理时钟频率fm，输入信号速率fs，得到成形滤波器的成形倍数R：其中，表示向上取整，K表示成形倍数R的位宽，f_m表示基带处理时钟频率，f_s表示输入信号速率；根据调制器系统给定滚降系数α和滤波器相关长度N_T，以及成形倍数R即可制作成形滤波器；步骤12，根据给定的量化精度对步骤11得到的成形滤波器进行成形系数量化，将浮点型成形系数量化成对应位宽的整数；步骤13，对步骤12中的成形滤波器的成形系数进行截短，得到截短后的滤波器系数F；所述步骤13中对成形滤波器的成形系数的右半部分系数进行截去，进而得到截短后的成形系数F：其中，F为截短后的滤波器系数向量，为相应的滤波器系数值；步骤14，根据滤波器相关长度NT和步骤11得到的成形倍数R对步骤13中得到的截短后的滤波器系数F进行分组，生成成形滤波器系数矩阵：其中，表示系数矩阵中的第i行第j列元素，R表示成形倍数，N_T表示滤波器相关长度；步骤15，根据步骤14得到的成形滤波器系数矩阵获取每列最大量化位宽：其中，M_j表示第j列最大量化位宽，符号表示向上取整，|·|表示取绝对值，表示i＝1,2,…,R个元素中的最大值，表示系数矩阵中的第i行第j列元素；步骤16，按照步骤15得到的每列最大量化位宽，将步骤14得到的成形滤波器系数矩阵中的系数表示为二进制数，若则将其转换为补码形式；将各行对应列合并，生成二进制数组：其中，Bⁱ表示数组中的第i个元素，表示将转换为位宽为M_j的二进制数，&表示将比特位并置，元素Bⁱ的位宽M为M_j表示第j列最大量化位宽，R表示数组长度；步骤17，将步骤16生成的二进制数组按照所用开发系统规定的查找表格式生成二进制查找表：步骤2，根据输入信号速率通过NCO控制模块产生输入信号速率时钟及样点相位信息；所述步骤2中根据输入信号速率通过NCO控制模块产生输入信号速率时钟及样点相位信息的方法如下：步骤21，根据基带处理时钟频率f_m、输入信号速率f_s生成频率控制字其中，表示频率控制字，f_m表示基带处理时钟频率、f_s表示输入信号速率，N为NCO控制模块的累加精度；步骤22，根据步骤21得到的频率控制字通过频率积分实现瞬时相位输出：其中，表示第n个基带处理时钟nT_m时的瞬时相位，mod表示取余函数，表示频率控制字，N为NCO控制模块的累加精度；步骤23，根据步骤22得到的瞬时相位通过NCO控制模块溢出标志产生输入信号速率时钟的时钟使能信号：当时，NCO控制模块中的瞬时值溢出，提取溢出标志，将该溢出标志作为输入信号速率时钟的时钟使能信号；步骤24，通过NCO控制模块高位获取需要的成形样点相位信息：根据步骤11得到的成形倍数R的位宽K，得到第n个基带处理时钟时的成形样点相位Pn：其中，P_n表示第n个基带处理时钟时的成形样点相位，表示第n个基带处理时钟nT_m时的瞬时相位，表示提取位宽为N的二进制数的第a至b位，N为NCO控制模块的累加精度；步骤3，根据输入数据，通过成形滤波器模块实现从输入信号速率到基带处理时钟的成形输出；所述步骤3中根据输入数据，通过成形滤波器模块实现从输入信号速率到基带处理时钟的成形输出的方法如下：步骤31，设置深度为2NT的数据寄存器，对输入数据进行缓存：数据寄存器采用FIFO结构，利用NCO控制模块给出的输入信号速率时钟的时钟使能信号，在时钟使能信号有效时读取输入数据并更新寄存器，该数据寄存器的深度为2NT；步骤32，根据NCO控制模块给出的成形样点相位信息和生成的查找表，提取2NT个成形滤波器系数；使用步骤1中生成的二进制查找表和步骤24中NCO控制模块给出的成形样点相位信息通过以下方法获取成形滤波器的全部系数，将第n个基带处理时钟时的读取地址表示为：式中，A1表示查找表的读取地址1，用以提取前半段的成形滤波器系数，A2表示查找表的读取地址2，用以提取后半段的成形滤波器系数；Pn表示第n个基带处理时钟时的成形样点相位，not表示按位取反；则可得到成形滤波器的第k个系数Ck：式中，C_k表示成形滤波器的第k个系数，A₁表示查找表的读取地址1，A₂表示查找表的读取地址2，T_A表示查找表中地址A对应的元素，M表示元素Bⁱ的位宽，N_T表示滤波器相关长度，M₀和等于0，表示提取位宽为M的二进制数的第a至b位；步骤33，将缓存的数据与成形滤器系数对应位置相乘；对于单比特输入数据，直接根据输入比特将成形滤波器系数取正或取负即可；对于多进制输入数据，需要2NT个乘法器；步骤34，根据步骤32得到的成形滤波器的第k个系数Ck，可得到第n+nd个基带处理时钟时成形输出数据：其中，y(n+nd)表示第n+nd个基带处理时钟时的成形输出数据，nd表示由乘法器和加法器造成的时延，Ck表示成形滤波器的第k个系数，Dk表示在第n个基带处理时钟时数据寄存器中的第k个数据；所需加法器个数为2NT‑1。