[发明专利]CMOSGOA电路

摘要

本发明提供一种CMOS GOA电路，在输入控制模块(1)中设置第一或非门(Y1)与第二或非门(Y2)，将第一或非门(Y1)的两输入端分别接入上一级GOA单元的级传信号(Q(N‑1))与全局信号(Gas)，将第二或非门(Y2)的两输入端分别接入第一时钟信号(CK1)与全局信号(Gas)，当全局信号(Gas)为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制第一或非门(Y1)与第二或非门(Y2均输出低电位，从而控制反相级传信号(XQ(N))为高电位，再通过锁存模块(3)内的第一反相器(F1)拉低各级级传信号(Q(N))的电位，进行清零复位，无需单独设置复位模块，减小了GOA电路的面积；此外，通过设置存储电容(7)来提高电路的稳定性。

主权项

一种CMOS GOA电路，其特征在于，包括级联的多个GOA单元；设N为正整数，第N级GOA单元包括：输入控制模块(1)、电性连接输入控制模块(1)的锁存模块(3)、电性连接锁存模块(3)的信号处理模块(4)、电性连接信号处理模块(4)的输出缓冲模块(5)、及电性连接锁存模块(3)与信号处理模块(4)的存储电容(7)；除第一级GOA单元外，在第N级GOA单元中：所述输入控制模块(1)接入上一级第N‑1级GOA单元的级传信号(Q(N‑1))、第一时钟信号(CK1)、全局信号(Gas)、恒压高电位信号(VGH)、及恒压低电位信号(VGL)；该输入控制模块(1)包括第一或非门(Y1)与第二或非门(Y2)；所述第一或非门(Y1)的第一输入端(A)接入上一级第N‑1级GOA单元的级传信号(Q(N‑1))、第二输入端(B)接入全局信号(Gas)，输出端(D)输出上一级第N‑1级GOA单元的级传信号(Q(N‑1))与全局信号(Gas)的或非逻辑处理结果；所述第二或非门(Y2)的第一输入端(A’)接入第一时钟信号(CK1)、第二输入端(B’)接入全局信号(Gas)，输出端(D’)将第一时钟信号(CK1)与全局信号(Gas)的或非逻辑处理结果作为第一反相时钟信号(XCK1)输出；所述输入控制模块(1)用于将上一级第N‑1级GOA单元的级传信号(Q(N‑1))与全局信号(Gas)的或非逻辑处理结果反相得到反相级传信号(XQ(N))，并将反相级传信号(XQ(N))输入锁存模块(3)；在第N级GOA单元中：所述锁存模块(3)包括一第一反相器(F1)，所述第一反相器(F1)的输入端(K)输入反相级传信号(XQ(N))，输出端(L)输出级传信号(Q(N))；所述锁存模块(3)用于对级传信号(Q(N))进行锁存；所述信号处理模块(4)接入级传信号(Q(N))、第二时钟信号(CK2)、恒压高电位信号(VGH)、恒压低电位信号(VGL)、及全局信号(Gas)，用于对第二时钟信号(CK2)与级传信号(Q(N))做与非逻辑处理，以产生该第N级GOA单元的扫描驱动信号(G(N))；对第二时钟信号(CK2)与级传信号(Q(N))做与逻辑处理的结果和全局信号(Gas)进行或非逻辑处理，实现全局信号(Gas)控制各级扫描驱动信号(G(N))全部同时上升为高电位；所述输出缓冲模块(5)包括依次串联的多个第二反相器(F2)，用于输出扫描驱动信号(G(N))并增加扫描驱动信号(G(N))的驱动能力；所述存储电容(7)的一端电性连接级传信号(Q(N))，另一端接地，用于存储级传信号(Q(N))的电位；所述全局信号(Gas)包含单个脉冲，其为高电位时，控制各级扫描驱动信号(G(N))全部同时上升为高电位，同时控制所述第一或非门(Y1)与第二或非门(Y2)均输出低电位，从而控制反相级传信号(XQ(N))为高电位，再通过所述锁存模块(3)内的第一反相器(F1)拉低各级级传信号(Q(N))的电位，对各级级传信号(Q(N))进行清零复位。