[发明专利]一种多IO模块与多通讯模块之间的UART通讯方法及装置有效
申请号: | 201510507698.0 | 申请日: | 2015-08-18 |
公开(公告)号: | CN105426562B | 公开(公告)日: | 2019-02-05 |
发明(设计)人: | 王文海;张稳稳;俞蒙蒙;许志正;周伟 | 申请(专利权)人: | 杭州优稳自动化系统有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 杭州宇信知识产权代理事务所(普通合伙) 33231 | 代理人: | 张宇娟 |
地址: | 310051 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及工业通讯领域,提供了一种多IO模块与多通讯模块之间的UART通讯方法,用于m个IO模块与n个通讯模块的多对多通讯,其中,m和n为整数且1≤m≤16,1≤n≤3;在所述m个IO模块与n个通讯模块之间设立基于FPGA的时钟分频模块、接收模块、发送模块、IO选择模块、通讯选择模块及顶层模块,从而实现多IO模块与多通讯模块之间具体的某一通讯模块与IO模块的UART通讯。本发明的多IO模块与多通讯模块之间的UART通讯方法及装置,实现了IO模块与通讯模块多对多通讯,提高了系统的性能,同时降低了成本,提高了工业自动化设备的工作效率,具有较高的实用价值和良好的应用前景。 | ||
搜索关键词: | 一种 io 模块 通讯 之间 uart 方法 装置 | ||
【主权项】:
1.一种多IO模块与多通讯模块之间的UART通讯方法,用于m个IO模块与n个通讯模块的多对多通讯,其中,m和n为整数且1≤m≤16,1≤n≤3,其特征在于:在所述m个IO模块与n个通讯模块之间设立基于FPGA的时钟分频模块、接收模块、发送模块、IO选择模块、通讯选择模块及顶层模块;所述时钟分频模块采用16倍数据波特率的时钟进行采样,每个数据占据16个时钟采样周期,将各个数据位的中间时刻作为采样点,以保证采样不会滑码或误码;所述接收模块设为n个,接收从通讯模块CPU中发来的数据,并不断进行序列检测;当检测到预定统一的通讯格式的数据时,输出两个高电平信号分别发送到所述通讯选择模块和发送模块;发送到所述通讯选择模块的信号代表该通讯模块的在线情况,高电平时代表模块在线;发送到所述发送模块的信号为一个发送起始信号;所述发送模块设为n个,接收IO模块的数据并发送到通讯模块中;当接收到所述发送起始信号后,发送回馈信息给通讯模块的CPU作为回应,所述回馈信息发送完成进入空闲状态后,根据所述通讯选择模块的信息选择合适的发送口,继续发送从IO模块接收到的数据到通讯模块;所述IO选择模块通过一个周期性变化的4位数据依次选通m路IO模块的通讯;所述通讯选择模块进行n个通讯模块的表决及其通讯收发端的选择、读取;当n个通讯模块中的任意一个通讯模块在线情况发生变化时,采用冗余诊断机制选择在线的优先级最高的通讯模块为主通讯模块,其余在线的为辅通讯模块;所述顶层模块将所述时钟分频模块、接收模块、发送模块、IO选择模块、通讯选择模块的信号连接成为一个整体,进行内部协调及通信。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州优稳自动化系统有限公司,未经杭州优稳自动化系统有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510507698.0/,转载请声明来源钻瓜专利网。