[发明专利]一种反相器、栅极驱动电路和显示装置

摘要

本发明公开一种反相器、栅极驱动电路和显示装置，涉及显示技术领域，为解决反相器输出的电源信号的电流较小，很难实现Scan Power技术在显示装置中的应用的问题。所述反相器包括用于根据第一时钟信号端的信号、第二时钟信号端的信号、第三时钟信号端的信号、第四时钟信号端的信号、第一输入信号端的信号和第二输入信号端的信号，放大反相器的输出端的电流，并控制反相器的输出端输出高电平信号的电流放大模块，以及用于控制反相器的输出端输出低电平信号的下拉模块。本发明提供的反相器应用于采用Scan Power技术的显示装置中。

主权项

一种反相器，其特征在于，包括：电流放大模块，其连接第一时钟信号端、第二时钟信号端、第三时钟信号端、第四时钟信号端、第一输入信号端、第二输入信号端、高电平端、低电平端、下拉模块和所述反相器的输出端，所述电流放大模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第三时钟信号端的信号、所述第四时钟信号端的信号、第一输入信号端的信号和第二输入信号端的信号，放大反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号；所述下拉模块，其连接所述第一输入信号端、所述低电平端、所述电流放大模块和所述反相器的输出端，所述下拉模块用于控制所述反相器的输出端输出低电平信号；其中，所述电流放大模块包括：第一电流放大子模块，其连接所述第一时钟信号端、所述第二时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、第二电流放大子模块、第三电流放大子模块、第四电流放大子模块、所述下拉模块和所述反相器的输出端，所述第一电流放大子模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号；所述第二电流放大子模块，其连接所述第一时钟信号端、所述第二时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、所述第一电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端，所述第二电流放大子模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号；所述第三电流放大子模块，其连接所述第三时钟信号端、所述第四时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、所述第一电流放大子模块、所述第二电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端，所述第三电流放大子模块用于根据所述第三时钟信号端的信号、所述第四时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号；所述第四电流放大子模块，其连接所述第三时钟信号端、所述第四时钟信号端、所述第一输入信号端、所述第二输入信号端、所述高电平端、所述低电平端、所述第一电流放大子模块、所述第二电流放大子模块、所述第三电流放大子模块、所述下拉模块和所述反相器的输出端，所述第四电流放大子模块用于根据所述第三时钟信号端的信号、所述第四时钟信号端的信号、所述第一输入信号端的信号和所述第二输入信号端的信号，放大输入至所述反相器的输出端的电流，并控制所述反相器的输出端输出高电平信号；所述第一电流放大子模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第一电容；其中，所述第一晶体管，其栅极连接所述第二输入信号端、所述第二电流放大子模块、所述第三电流放大子模块和所述第四电流放大子模块，其源极连接所述第一时钟信号端，其漏极连接所述第二晶体管的栅极和源极；所述第二晶体管，其栅极连接所述第二晶体管的源极，其漏极连接所述第三晶体管的栅极、所述第四晶体管的栅极、所述第五晶体管的源极和所述第一电容的第一端；所述第三晶体管，其栅极连接所述第四晶体管的栅极、所述第五晶体管的源极和所述第一电容的第一端，其源极连接所述第一电容的第二端，其漏极连接所述第二时钟信号端；所述第四晶体管，其栅极连接所述第五晶体管的源极和所述第一电容的第一端，其源极连接所述第二电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端，其漏极连接所述高电平端；所述第五晶体管，其栅极连接所述第一输入信号端、所述第二电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块和所述下拉模块，其源极连接所述第一电容的第一端，其漏极连接所述低电平端；所述第二电流放大子模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第二电容；其中，所述第六晶体管，其栅极连接所述第二输入信号端、所述第一电流放大子模块、所述第三电流放大子模块和所述第四电流放大子模块，其源极连接所述第二时钟信号端，其漏极连接所述第七晶体管的栅极和源极；所述第七晶体管，其栅极连接所述第七晶体管的源极，其漏极连接所述第八晶体管的栅极、所述第九晶体管的栅极、所述第十晶体管的漏极和所述第二电容的第一端；所述第八晶体管，其栅极连接所述第九晶体管的栅极、所述第十晶体管的漏极和所述第二电容的第一端，其源极连接所述第一时钟信号端，其漏极连接所述第二电容的第二端；所述第九晶体管，其栅极连接所述第十晶体管的漏极和所述第二电容的第一端，其源极连接所述高电平端，其漏极连接所述第一电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端；所述第十晶体管，其栅极连接所述第一输入信号端、所述第一电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块和所述下拉模块，其源极连接所述低电平端，其漏极连接所述第二电容的第一端；所述第三电流放大子模块包括第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管和第三电容；其中，所述第十一晶体管，其栅极连接所述第二输入信号端、所述第一电流放大子模块、所述第二电流放大子模块和所述第四电流放大子模块，其源极连接所述第三时钟信号端，其漏极连接所述第十二晶体管的栅极和源极；所述第十二晶体管，其栅极连接所述第十二晶体管的源极，其漏极连接所述第十三晶体管的栅极、所述第十四晶体管的栅极、所述第十五晶体管的源极和所述第三电容的第一端；所述第十三晶体管，其栅极连接所述第十四晶体管的栅极、所述第十五晶体管的源极和所述第三电容的第一端，其源极连接所述第三电容的第二端，其漏极连接所述第四时钟信号端；所述第十四晶体管，其栅极连接所述第十五晶体管的源极和所述第三电容的第一端，其源极连接所述第一电流放大子模块、所述第二电流放大子模块、所述第四电流放大子模块、所述下拉模块和所述反相器的输出端，其漏极连接所述高电平端；所述第十五晶体管，其栅极连接所述第一输入信号端、所述第一电流放大子模块、所述第二电流放大子模块、所述第四电流放大子模块和所述下拉模块，其源极连接所述第三电容的第一端，其漏极连接所述低电平端；所述第四电流放大子模块包括第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管和第四电容；其中，所述第十六晶体管，其栅极连接所述第二输入信号端、所述第一电流放大子模块、所述第二电流放大子模块和所述第三电流放大子模块，其源极连接所述第四时钟信号端，其漏极连接所述第十七晶体管的栅极和源极；所述第十七晶体管，其栅极连接所述第十七晶体管的源极，其漏极连接所述第十八晶体管的栅极、所述第十九晶体管的栅极、所述第二十晶体管的漏极和所述第四电容的第一端；所述第十八晶体管，其栅极连接所述第十九晶体管的栅极、所述第二十晶体管的漏极和所述第四电容的第一端，其源极连接所述第三时钟信号端，其漏极连接所述第四电容的第二端；所述第十九晶体管，其栅极连接所述第二十晶体管的漏极和所述第四电容的第一端，其源极连接所述高电平端，其漏极连接所述第一电流放大子模块、所述第二电流放大子模块、所述第三电流放大子模块、所述下拉模块和所述反相器的输出端；所述第二十晶体管，其栅极连接所述第一输入信号端、所述第一电流放大子模块、所述第二电流放大子模块、所述第三电流放大子模块和所述下拉模块，其源极连接所述低电平端，其漏极连接所述第四电容的第一端；所述下拉模块包括第二十一晶体管，其栅极连接第一输入信号端、所述第一电流放大子模块、所述第二电流放大子模块、所述第三电流放大子模块和所述第四电流放大子模块，其源极连接低电平端，其漏极连接所述第一电流放大子模块、所述第二电流放大子模块、所述第三电流放大子模块、所述第四电流放大子模块和所述反相器的输出端；所述第一晶体管的栅极连接所述第六晶体管的栅极、所述第十一晶体管的栅极和所述第十六晶体管的栅极；所述第四晶体管的源极连接所述第九晶体管的漏极、所述第十四晶体管的源极、所述第十九晶体管的漏极和所述第二十一晶体管的漏极；所述第五晶体管的栅极连接所述第十晶体管的栅极、所述第十五晶体管的栅极、所述第二十晶体管的栅极和所述第二十一晶体管的栅极；所述第六晶体管的栅极连接所述第十一晶体管的栅极和所述第十六晶体管的栅极；所述第十一晶体管的栅极连接所述第十六晶体管的栅极；所述第九晶体管的漏极连接所述第十四晶体管的源极、所述第十九晶体管的漏极和所述第二十一晶体管的漏极；所述第十晶体管的栅极连接所述第十五晶体管的栅极、所述第二十晶体管的栅极和所述第二十一晶体管的栅极；所述第十四晶体管的源极连接所述第十九晶体管的漏极和所述第二十一晶体管的漏极；所述第十九晶体管的漏极连接所述第二十一晶体管的漏极；所述第二十晶体管的栅极连接所述第二十一晶体管的栅极。