[发明专利]高压负电压保护电路及方法

摘要

本发明提供高压负电压保护电路及方法，包括：栅端连接输入信号、源端连接正电压的第一PMOS管；一端连接第一PMOS管，另一端连接负电压的电流源；栅端连接第一PMOS管、源端连接正电压的第二PMOS管；一端连接第二PMOS管、另一端连接负电压、控制端通过限流模块连接至第一PMOS管的漏端的负电压下拉模块；一端连接负、电压下拉模块的控制端、另一端连接负电压的钳位模块。当进行充电时输出端电压被拉高至正电压，当进行充电关断保护时输出端电压被拉低至负电压，以此实现高压负电压保护。本发明采用通用的P‑sub工艺，成本和通用性上面更有优势；采用隔离型的5V低压NMOS替代大电阻，实现了5KΩ左右的输出下拉电阻，同时节省了芯片面积；还可实现0V电池充电的功能。

主权项

1.一种高压负电压保护电路，其特征在于，所述高压负电压保护电路至少包括：第一PMOS管、电流源、第二PMOS管、负电压下拉模块、限流模块及钳位模块；其中，所述第一PMOS管的源端连接正电压，漏端连接所述电流源，栅端连接输入信号；所述电流源的一端连接所述第一PMOS管，另一端连接负电压；所述第二PMOS管的源端连接所述正电压，漏端连接所述负电压下拉模块，栅端连接所述第一PMOS管的漏端及所述限流模块；所述负电压下拉模块的一端连接所述第二PMOS管的漏端作为输出端，另一端连接所述负电压，控制端通过所述限流模块连接至所述第一PMOS管的漏端，所述负电压下拉模块用于下拉所述输出端的电压；所述钳位模块的一端连接所述负电压下拉模块的控制端，另一端连接所述负电压，用于限制所述负电压下拉模块的控制端电压。