[发明专利]一种波控信息报文缓存方法

摘要

本发明涉及一种波控信息报文缓存方法。本发明在FPGA处理器中实现，接收来自RAPIDIO链路的波控信息数据，采用两级缓存，第一级是先经过一个FIFO，第二级是将波控信息数据存储到BRAM中。FIFO的写入由RAPIDIO链路控制，FIFO在缓存5000个数据后开始读出时。BRAM写入由波控控制器有效控制或由清零使能控制，这样既可以依据计数器作为地址读出波控信息报文，又可以将BRAM进行清零，减少外部控制的难度。为减小BRAM清零时间，只将前32个地址写入全零数据，通过让波控信息报文头部无效，使得整个BRAM存储的波控信息报文无效，达到清零的目的。

主权项

一种波控信息报文缓存方法，其特征在于：用FIFO+BRAM构成RAPIDIO接口接收数据的缓存链路；波控控制时序将FIFO和BRAM的清零与读写数据从时间上错开；FIFO写入端由RAPIDIO接口的控制信号进行控制写入；当FIFO的缓存数据量超过5000时，就一次性连续读完并写入到BRAM中，作为波控信息报文用；当波控信息报文在波控程序的控制下从BRAM中读取完毕后，波控程序将BRAM前32个地址写入全零，即将BRAM内部波控信息报文设置为无效；这样设计，避免了在没有新的波控信息报文写入的情况下，会重新再读取原来报文作为当前时刻报文的错误。