[发明专利]一种阻值调节带隙电压电流基准源电路

摘要

本发明涉及一种阻值调节带隙电压电流基准源电路，属于CMOS模拟电路设计技术领域。该基准源电路中的启动电路的存在避免了电路进入零点从而保证了电路正常工作；该基准源电路中使用cascade结构，基准源电路两臂对称性好，在电源偏置及工艺偏差情况下不会较大的引入电路失调；利用Q3的负温飘系数进行补偿，基准电压的温飘系数较小；加入了电阻调节电阻，使得电阻值可控，降低了工艺偏差带来的风险；通过一个带隙结构同时提供了基准电压与基准电流的基准源。

主权项

一种阻值调节带隙电压电流基准源电路，其特征在于：该基准源电路包括P型晶体管P1、P型晶体管P2、P型晶体管P3、P型晶体管P4、P型晶体管P5、P型晶体管P6、P型晶体管P7、P型晶体管P8、P型晶体管P9、P型晶体管P10、N型晶体管N1、N型晶体管N2、N型晶体管N3、N型晶体管N4、N型晶体管N5、N型晶体管N6、双极型晶体管Q1、双极型晶体管Q2、电阻R1、电阻R2、电阻R3、电阻R4和电阻R5；P型晶体管P1、N型晶体管N1、N型晶体管N2通过串联方式按顺序连接在一起，P型晶体管P1的栅极与P型晶体管P1的漏极相连，N型晶体管N1的栅极与N型晶体管N1的漏极相连，N型晶体管N2的栅极与N型晶体管N2的漏极相连，P型晶体管P1的漏极、N型晶体管N1的漏极与P型晶体管P2的栅极相连；P型晶体管P3、P型晶体管P5、电阻R3、N型晶体管N3、N型晶体管N4、电阻R1、双极型晶体管Q1通过串联的方式按顺序连接在一起，电阻R5的一端与N型晶体管N4的源极相连，电阻R5的另一端接VSS；P型晶体管P4、P型晶体管P6、电阻R4、N型晶体管N5、N型晶体管N6、双极型晶体管Q2通过串联方式按顺序连接在一起；P型晶体管P3的栅极、P型晶体管P4的栅极与P型晶体管P5的漏极连接在一起；P型晶体管P5的栅极、P型晶体管P6的栅极与N型晶体管N3的漏极连接在一起；N型晶体管N3的栅极、N型晶体管N5的栅极、P型晶体管P6的漏极以及P型晶体管P2的漏极连接在一起；N型晶体管N4的栅极、N型晶体管N6的栅极以及N型晶体管N5的漏极连接在一起；P型晶体管P7、P型晶体管P8、电阻R2按顺序串联，P型晶体管P9与P型晶体管P10串联；电阻R2的一端与P型晶体管P8的漏极相连接，电阻R2的另一端与VSS连接；P型晶体管P7的栅极、P型晶体管P9的栅极、P型晶体管P3的栅极以及P型晶体管P4的栅极连接在一起；P型晶体管P8的栅极、P型晶体管P10的栅极、P型晶体管P5的栅极以及P型晶体管P6的栅极连接在一起；P型晶体管P1的源极、P型晶体管P3的源极、P型晶体管P4的源极、P型晶体管P7的源极、P型晶体管P9的源极与VDD连接在一起；N型晶体管N2的源极、双极型晶体管Q1的集电极、双极型晶体管Q1的基极、双极型晶体管Q2的集电极、双极型晶体管Q2的基极与VSS连接在一起。