[发明专利]一种FPGA输出引脚复用电路、方法及设备有效
| 申请号： | 201510105117.0 | 申请日： | 2015-03-10 |
| 公开（公告）号： | CN104750481B | 公开（公告）日： | 2018-04-17 |
| 发明（设计）人： | 詹凯;覃正笛;陈昕;彭珏;汪天富;陈思平 | 申请（专利权）人： | 深圳大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 深圳市科进知识产权代理事务所(普通合伙)44316 | 代理人： | 宋鹰武,沈祖锋 |
| 地址： | 518000 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明适用于电路设计技术领域，提供了一种FPGA输出引脚复用电路、方法及设备，所述电路包括FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用。本发明，利用一个反向器将两个三态门的使能脚区分，保证了一个三态门在使能时另外一个三态门关闭，有效地隔绝另外一个always块的干扰，不至于使两个输出同时作用于引脚，同时，提高了引脚数据处理速度，减少了系统的时延。 | ||
| 搜索关键词： | 一种 fpga 输出 引脚 用电 方法 设备 | ||
【主权项】：
一种FPGA输出引脚复用电路，其特征在于，包括：FPGA、块输出单元和输出控制单元，所述块输出单元包括第一块输出模块和第二块输出模块，所述第一块输出模块和第二块输出模块连接于同一所述FPGA的输出引脚，所述输出控制单元分别与所述第一块输出模块和第二块输出模块电连接，用于控制所述第一块输出模块和第二块输出模块的输出以使引脚输出复用；所述第一块输出模块和第二块输出模块均为三态门，其中，所述第一块输出模块或第二块输出模块的输入由不同always块控制，所述块输出单元为反相器，用于隔开所述第一块输出模块和第二块输出模块的使能脚，其中，第一always块通过所述第一块输出模块进行赋值，所述反相器直接关闭第二always块控制的第二块输出模块的使能脚，在所述第一块输出模块不需要赋值时，关闭所述第一块输出模块的使能脚，打开第二块输出模块的使能脚进行第二always块的赋值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳大学，未经深圳大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510105117.0/，转载请声明来源钻瓜专利网。
