[发明专利]具有地址转译快取的处理器及其操作方法有效
| 申请号： | 201480065923.3 | 申请日： | 2014-11-26 |
| 公开（公告）号： | CN105993005B | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | 泰瑞.派克斯;柯林.艾迪;密斯瓦纳斯.摩罕;约翰.D.布恩达 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F12/1027 | 分类号： | G06F12/1027 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 上海市张江高科技*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一处理器包含一转译后备缓冲器(TLB)(206)与一映射模块(204)。此转译后备缓冲器(206)包含多个项目(300)，各该项目(300)用以保存一地址转译(306，308)与一有效比特向量(302，304)。对于一相对应的地址转译内容，该有效比特向量(302，304)的各个比特在该比特被设定时，指出该地址转译(306，308)为有效，而在该比特被清除时，指出该地址转译为无效。此转译后备缓冲器(206)还包含一无效化比特向量(302，304)。此无效化比特向量的比特对应于该多个项目(300)的该有效比特向量(302，304)的比特，其中，该无效化比特向量(302，304)具有一设定比特以表示同时清除各项目(300)的有效比特向量(302，304)的相对应比特。映射模块(204)用以产生此无效化比特向量(302，304)。 | ||
| 搜索关键词： | 处理器 支持 大量 不同 地址 空间 转译 | ||
【主权项】：
1.一种处理器，包含：一映射模块，用以将架构虚拟处理器标识符映射至非架构全域标识符，并将架构进程内容标识符映射至非架构区域标识符；以及一转译后备缓冲器，具有多个地址转译，其中，对于该些地址转译中的各该地址转译：当该地址转译是一全域地址转译，该地址转译加上其中一个已映射有一个该虚拟处理器标识符的该非架构全域标识符的标签；以及当该地址转译是一区域地址转译，该地址转译加上其中一个已映射有一个该进程内容标识符的该非架构区域标识符的标签，其中，该处理器所支持的该架构进程内容标识符的空间大于该处理器所支持的该非架构区域标识符的空间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480065923.3/，转载请声明来源钻瓜专利网。
- 上一篇：健康注册
- 下一篇：用于从待取像的目标物生成图像信息的装置及方法
