[发明专利]用于检测时钟窜改的设备和方法有效
申请号: | 201480010097.2 | 申请日: | 2014-03-10 |
公开(公告)号: | CN105103160B | 公开(公告)日: | 2018-03-27 |
发明(设计)人: | 克里斯·蒂里;马修·斯科特·麦格雷戈;陶宇聪 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F21/72 | 分类号: | G06F21/72;G06F11/07;G06F1/04 |
代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示一种用于检测时钟窜改的方法。在所述方法中,提供多个可重设延迟线段。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。在与时钟相关联的时钟评估时段期间提供单调信号。使用所述多个可重设延迟线段中的每一者来延迟所述单调信号以产生相应多个经延迟的单调信号。使用所述时钟来触发评估电路,所述评估电路使用所述多个经延迟的单调信号来检测时钟故障。 | ||
搜索关键词: | 用于 检测 时钟 窜改 设备 方法 | ||
【主权项】:
一种用于检测时钟窜改的方法,其包括:提供多个可重设延迟线段,其中每一可重设延迟线段包括用于延迟信号的一或多个延迟元件,每一延迟元件具有用于重设所述延迟元件之间的线的相应重设运算符以将所述线重设到已知状态,其中从与最小延迟时间相关联的可重设延迟线段到与最大延迟时间相关联的可重设延迟线段的每一可重设延迟线段比在前的可重设延迟线段包括更多数目的延迟元件,从而以离散地增加的延迟时间来延迟信号;在与时钟信号相关联的时钟评估时段期间将单调信号提供到所述多个可重设延迟线段中的每一者;使用所述多个可重设延迟线段中的每一者来延迟所述单调信号以产生多个经延迟的单调信号,所述多个经延迟的单调信号中的每一者被提供到评估电路;以及使用所述时钟信号来触发所述评估电路,所述评估电路被配置成使用所述多个经延迟的单调信号来检测与所述时钟信号相关联的时钟故障。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201480010097.2/,转载请声明来源钻瓜专利网。
- 上一篇:用于涂料配制的纹理评估的系统和方法
- 下一篇:自动化的基于上下文的软件本地化