[发明专利]一种多路E1解帧器系统

摘要

本发明涉及一种通信领域，特别涉及一种多路E1解帧器系统，包括E1同步处理模块、RAM模块、shift‑reg模块、CRC‑CHECK模块；其中所述E1同步处理模块从上位器件中循环读取数据，根据端口号从RAM模块读取相应通道的E1‑DATA数据，依次移入shift‑reg模块中，并将本次从上位器件中读取的1bit的E1‑DATA数据移入shift‑reg模块的末位；将新的E1‑DATA数据写入到RAM模块的相应通道中；直到存满8位后输出。只需要一个E1解帧器，就可进行多路的E1解帧恢复，重组成多路E1数据，避免传统每路E1都需要独立解帧器的问题，大大节约E1解帧器所需逻辑单元。

主权项

一种多路E1解帧器系统，其特征是，包括E1同步处理模块、RAM模块、shift‑reg模块和CRC‑CHECK模块；其中，所述E1同步处理模块与所述RAM模块相连；所述E1同步处理模块与所述shift‑reg模块相连；所述RAM模块与所述shift‑reg模块相连；所述E1同步处理模块从上位器件中循环读取包括端口号和1位E1‑DATA数据的E1数据；首先根据端口号读取RAM模块中相应通道的E1‑DATA数据和状态信息到E1同步处理模块中；E1同步处理模块根据本次从RAM模块中读取的E1‑DATA数据的情况对所读取的状态信息进行相应处理；并将处理后的状态信息写入RAM模块的相应通道中；E1同步处理模块将从RAM模块读取的E1‑DATA数据，依次移入shift‑reg模块中，并将本次从上位器件中读取的1位的E1‑DATA数据移入shift‑reg模块的末位；将shift‑reg模块中新的E1‑DATA数据写入到RAM模块的相应通道中；直到相应通道的E1‑DATA数据存满8位后输出到下位器件中。