[发明专利]全硬件式信号灯编码电路

摘要

本发明公开了一种全硬件式信号灯编码电路，其特征在于由晶振U1,8位计数器U2,8位计数器U3,8位计数器U4,逻辑控制电路U5,模式控制电路U6,脉宽控制电路U7,双输入单输出与门U8,电阻R1,信号灯D1,NPN三极管D2,电源VCC,信号灯电源VCC1,信号灯电源地GND所组成，晶振U1,8位计数器U2,8位计数器U3,8位计数器U4与模式控制电路U6配合产生所需要的时间单元，逻辑控制电路U5用于产生所需的特定规律的高低电平信号，用以控制信号灯的闪烁规律，表达不同的信息，信号灯闪烁的脉宽控制电路U7用以控制信号灯闪烁时的发光时宽。本发明可得到不同的信息编码以及增加、减少模式数，成本低、电路稳定可靠、性能可靠。

主权项

一种全硬件式信号灯编码电路，其特征在于：由晶振U1,8位计数器U2,8位计数器U3,8位计数器U4,逻辑控制电路U5,模式控制电路U6,脉宽控制电路U7,双输入单输出与门U8,电阻R1,信号灯D1,NPN三极管D2,电源VCC,信号灯电源VCC1,信号灯电源地GND所组成；晶振U1的输出端与8位计数器U2的输入端CLK UP连接，8位计数器U2的输出端Q7与8位计数器U3的输入端CLK UP连接，8位计数器U3的输出端Q4与8位计数器U4的输入端CLK DWN连接，8位计数器U4的输出端Q0与逻辑控制电路U5的时钟信号输入端CLK0连接，8位计数器U4的输出端Q1与逻辑控制电路U5的时钟信号输入端CLK1连接，8位计数器U4的输出端Q2与逻辑控制电路U5的时钟信号输入端CLK2连接，8位计数器U4的输出端Q3与逻辑控制电路U5的时钟信号输入端CLK3连接，8位计数器U4的输出端Q4与逻辑控制电路U5的时钟信号输入端CLK4连接，逻辑控制电路U5的逻辑控制输出端OUT1与脉宽控制电路U7的控制信号输入端IN3连接；模式控制电路U6的模式选择输出端OUT2与逻辑控制电路U5的模式控制输入端IN1连接，逻辑控制电路U5的复位输出端RESET1与双输入单输出与门U8的输入端IN5连接，模式控制电路U6的复位输出端RESET2与双输入单输出与门U8的输入端IN4连接，模式控制电路U6的复位输出端RESET2与8位计数器U2的输入端CLR连接，模式控制电路U6的复位输出端RESET2与8位计数器U3的输入端CLR连接，双输入单输出与门U8的输出端OUT4与8位计数器U4的输入端CLR连接，脉宽控制电路U7输出端OUT3与电阻R1的第一接脚连接，电阻R1的第二接脚与NPN三极管D2的基极连接，NPN三极管D2的发射极与信号灯电源地GND连接，NPN三极管D2的集电极通过信号灯D1与信号灯电源VCC1连接；8位计数器U2的输入端ENBL UP与电源VCC连接，8位计数器U3的输入端ENBL UP与电源VCC连接，8位计数器U4的输入端ENBL UP与电源VCC连接。