[发明专利]一种适合大量连续图像采集和快速存储的系统有效

专利信息
申请号: 201410715022.6 申请日: 2014-12-01
公开(公告)号: CN104394371B 公开(公告)日: 2017-09-29
发明(设计)人: 高昆;蔡俊波;卢岩;许廷发;朱振宇;韩璐;刘莹 申请(专利权)人: 北京理工大学
主分类号: H04N7/18 分类号: H04N7/18;H04N5/82;H04N9/04;H04N5/232
代理公司: 北京博雅睿泉专利代理事务所(特殊普通合伙)11442 代理人: 马佑平
地址: 100081 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种适合大量连续图像采集和快速存储的系统,其特征在于,包括图像采集装置和图像存储装置。本发明针对现有技术中FAT32文件存储单元频繁读写不同的SD卡扇区导致读写时间增长、效率降低的缺点,提供了一种适合大量连续图像采集和快速存储的系统,可以完成对VGA图像的采集和快速存储的功能,该系统不仅兼容标准的FAT32文件单元,还能够大大的提高文件存储效率。
搜索关键词: 一种 适合 大量 连续 图像 采集 快速 存储 系统
【主权项】:
一种适合大量连续图像采集和快速存储的系统,其特征在于,包括:图像采集装置和图像存储装置,其中,所述图像采集装置,包括:分辨率自适应模块、图像数据提取模块和格式转换模块,该图像采集装置分别与用于传输数字信号的视频模数转换器和所述图像存储装置相耦接,用于采集视频图像数据流,提取出视频数据流中的有效像素,进行格式转换后发送至所述图像存储装置,其中,所述分辨率自适应模块,分别与将视频模拟信号转换为视频数字信号的视频模数转换器和所述图像数据提取模块相耦接,用于接收视频模数转换器发送的VGA数字信号,检测出该VGA数字信号中图像的分辨率,发送至所述图像数据提取模块;所述分辨率自适应模块利用固定分辨率下,在场同步信号的有效电平宽度内,行同步信号电平脉冲沿的个数是固定的,以此来判断当前输入图像的分辨率;所述图像数据提取模块,分别与所述分辨率自适应模块和格式转换模块相耦接,用于接收所述分辨率自适应模块发送的检测出图像分辨率的VGA数字信号,提取有效像素后,发送至所述格式转换模块;所述格式转换模块,分别与所述图像数据提取模块和所述图像存储装置相耦接,用于接收所述图像数据提取模块发送的提取出有效像素的图像数据,将其中包含的RGB图像数据转换为YCbCr图像数据,发送至所述图像存储装置,所述数据格式转换模块分为颜色空间变换模块、8行乒乓缓存模块、8×8切块模块和色彩交织模块四个部分;所述图像存储装置,包括:数据存储模块、SD卡读写模块和控制模块,该图像存储装置,与所述图像采集装置中的格式转换模块相耦接,用于接收所述格式转换模块发送的YCbCr图像数据,缓存至所述数据存储模块,并读写至SD卡中,其中,所述控制模块,分别与所述数据存储模块和SD卡读写模块相耦接,用于控制图像数据传输流向、控制图像数据读写以及通过其中设置的文件子单元对所述数据存储模块和SD卡读写模块进行读写控制,所述控制模块包括Nios II CPU、PIO、EPCS控制器、JTAG控制器;所述Nios II CPU与所述SD卡读写模块相耦接,用于运行其中设置的文件单元对所述SD卡读写模块进行控制,从所述SDRAM中读取图像数据发送至所述SD卡;所述PIO为存储器映射输入输出端口和通用I/O端口之间提供了接口,I/O端口连接片上用户自定义模块或连接到FPGA与外设之间的I/O引脚;所述EPCS控制器与配置外部FLASH相耦接,所述EPCS控制器控制系统在上电时自动配置FLASH,并预留JTAG控制器,为后续二次开发提供修改和测试的端口;所述JTAG控制器是定制所述Nios II CPU过程中自定义配置出来的,所述JTAG控制器为后续二次开发提供修改和测试的端口;所述数据存储模块,包括:SDRAM控制器和SDRAM,该数据存储模块,分别与所述图像采集装置中的格式转换模块、SD卡读写模块和控制模块相耦接,用于接收所述格式转换模块发送的YCbCr图像数据,缓存该YCbCr图像数据,并发送至所述SD卡读写模块,其中,所述SDRAM控制器,分别与所述格式转换模块、控制模块和SDRAM相耦接,用于控制将所述格式转换模块发送的YCbCr图像数据缓存至所述SDRAM中;所述SDRAM,分别与所述SDRAM控制器和SD卡读写模块相耦接,用于接收所述SDRAM控制器的控制,缓存所述YCbCr图像数据,发送至所述SD卡读写模块,所述SD卡读写模块,分别与所述SDRAM、控制模块和SD卡相耦接,用于接受所述控制模块的控制,将所述SDRAM中缓存的YCbCr图像数据存储至所述SD卡中,所述SD卡读写模块中设置了一个SPI控制器,所述SPI控制器分别与所述Nios II CPU和SD卡相耦接,用于接受所述Nios II CPU的控制,读取SDRAM中缓存的图像数据发送至所述SD卡中;所述Nios II CPU中设置的文件单元,所述文件单元中的FAT链表中不存在未分配的孤立的FAT表项,其中的表项是从小到大连续排列的,不需要通过查询FAT链表查询下一个可用簇的簇号;所述文件单元中FAT链表,用连续块写入指令对所述SD卡进行连续的数据块操作,不存在因删除或移动操作造成FAT表项不连续。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410715022.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top