[发明专利]一自适应电流倍增电路及集成该电路的低压差线性稳压器

摘要

本发明公开了一种自适应电流倍增电路及集成该电路的低压差线性稳压器，先通过恒定偏置电压生成电路用于生成NMOS管和PMOS管的恒定偏置电压，迟滞电流比较器再采集小部分负载电流，与恒定电流比较，当负载轻载时，迟滞电流比较器关断自适应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大器偏置电流降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，迟滞电流比较器开启自适应电流倍增生成电路，自适应电流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器的增益带宽积增加，瞬态响应性能增强。

主权项

一自适应电流倍增电路，其特征在于，包括：一恒定偏置电压生成电路，包括PMOS管MP4、PMOS管MP5和NMOS管MN1；PMOS管MP4和PMOS管MP5的源极接电源电压VDD，PMOS管MP4的漏极、PMOS管MP4的栅极、PMOS管MP5的栅极相连接入到外部恒定偏置电流源IB，用于生成PMOS管的恒定偏置电压VBP；PMOS管MP5的漏极、NMOS管MN1的栅极、漏极与迟滞电流比较器中的NMOS管MN2的栅极相连接，接入到NMOS管的恒定偏置电压VBN；NMOS管MN1的源极接地；一迟滞电流比较，包括PMOS管MP1、PMOS管MP2和NMOS管MN2；PMOS管MP1、PMOS管MP2的源极接电源电压VDD，PMOS管MP1的栅极接电压VG，PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN2的漏极以及自适应电流倍增生成电路中的NMOS管MN4的栅极均相连接；PMOS管MP2的栅极与自适应电流倍增生成电路中的PMOS管MP3的栅极、漏极、NMOS管MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA；NMOS管MN2的源极接地，NMOS管MN2的栅极接入到NMOS管恒定偏置电压VBN；一自适应电流倍增生成电路，包括PMOS管MP3和NMOS管MN3、NMOS管MN4；PMOS管MP3的源极接电源电压VDD，PMOS管MP3的栅极、PMOS管MP3的漏极、NMOS管MN4的漏极均相连，接入到PMOS管的自适应电流倍增电压VBPA；NMOS管MN3的源极接地，NMOS管MN3的漏极连接NMOS管MN4的源极；NMOS管MN4的栅极与迟滞电流比较器中的PMOS管MP1的漏极、PMOS管MP2的漏极、NMOS管MN2的漏极均相连接。自适应电流倍增电路包括恒定偏置电压生成电路、迟滞电流比较器和自适应电流倍增生成电路；恒定偏置电压生成电路用于生成NMOS管和PMOS管的恒定偏置电压；迟滞电流比较器先通过PMOS管MP1采集小部分负载电流，再与NMOS管MN2形成的恒定电流比较，当负载轻载时，NMOS管MN4的栅极电压为地电压，迟滞电流比较器通过NMOS管MN4关断自适应电流倍增生成电路，自适应电流倍增电压VBPA为升高，低压差线性稳压器运算放大器偏置电流降低降低，从而保证稳定并减小静态功耗；当负载由中载到重载时，通过PMOS管MP1的电流增加，NMOS管MN4的栅极电压为电源电压VDD，NMOS管MN4完全导通，迟滞电流比较器通过NMOS管MN4开启自适应电流倍增生成电路，通过PMOS管MP3的电流增加，自适应电流倍增电压VBPA降低，运算放大器偏置电流增加到轻载时的特定倍数，低压差线性稳压器的增益带宽积增加，瞬态响应性能增强；其中，PMOS管MP2用于产生迟滞。