[发明专利]一种无需外接分配器的多路光端机

摘要

本发明公开了一种无需外接分配器的多路光端机，该光端机包括一个光端机发送端和若干个光端机接收端，发送端通过与所述接收端数量一致的若干条光纤与接收端连接，每条光纤对应一个接收端；在发送端和接收端均采用了FPGA芯片；本发明的多路光端机不仅大大简化了多路光端机系统的前端系统，而且保证了视频信号的高质量传输及系统的运行稳定性。

主权项

一种无需外接分配器的多路光端机，其特征在于，所述光端机包括一个光端机发送端和若干个光端机接收端，所述发送端通过与所述接收端数量一致的若干条光纤与所述接收端连接，每条光纤对应一个接收端；所述光端机发送端包括视频输入接口、视频解码芯片、FPGA、DDR、光模块和PLC光分器；其中，所述视频输入接口用于接收视频输入信号，并将接收到的所述视频输入信号发送至所述视频解码芯片；所述视频解码芯片用于将接收到的视频输入信号解码，并将解码后的视频输入信号发送至所述FPGA；所述FPGA用于将解码后的视频输入信号写入DDR进行缓存，在视频输入信号需要发送至接收端时将解码后的视频输入信号转换为高速串行信号，并将所述高速串行信号发送至所述光模块；所述光模块用于接收所述高速串行信号，并将所述高速串行信号转换成光信号，然后将所述光信号发送至所述PLC光分器；所述PLC分光器用于接收所述光信号，并将所述光信号进行复制后输出N路相同的光信号；所述光端机接收端包括光模块、FPGA、DDR、视频编码芯片、视频输出接口；其中，所述光模块用于接收所述光端机发送端发出的光信号，并将所述光信号转换为高速串行信号，然后将所述高速串行信号发送至所述FPGA；所述FPGA将接收到的高速串行信号进行解串，并将解串后的信号写入DDR进行缓存，在视频需要发送至显示终端显示时FPGA将DDR中缓存的数据读出，并发送至所述视频编码芯片；所述视频编码芯片用于接收FPGA发出的数据，并将接收到的数据转换为视频输出信号，经所述视频输出接口发送至显示终端显示。