[发明专利]一种射频卡门锁控制电路

摘要

本发明公开了一种射频卡门锁控制电路，包括有中央处理器集成电路，与中央处理器集成电路连接的射频通信集成电路、电源开关集成电路、直流电机的驱动电路、内存储器集成电路、AD采样及放大滤波电路。本发明具有低电压、低功耗、低成本、体积小的优点，且布线合理，使用咸性电池供电的控制电路，满足客户的需求。

主权项

一种射频卡门锁控制电路，其特征在于：包括有中央处理器集成电路，与中央处理器集成电路连接的射频通信集成电路、电源开关集成电路、直流电机的驱动电路、内存储器集成电路、AD采样及放大滤波电路；所述的中央处理器集成电路包括有微处理器，微处理器的脚1通过电阻R17连接接地端，微处理器的脚2分别连接VCC33和电容C5的一端，电容C5的另一端和脚4 3并联接入接地端，微处理器的脚5和脚6分别连接到晶振Y1的两端，微处理器的脚7一端通过电阻R16连接到VCC33，另一端通过电容C6连接接地端；所述的射频通信集成电路包括有射频芯片，射频芯片的脚2通过电容C7接地，射频芯片的脚7和脚9分别接入接地端，射频芯片的脚8直接接地，射频芯片的脚11和脚12分别通过电容C8和C9后与脚10并联接地，射频芯片的脚13和二极管D1的一端并联接入电容C10的一端，电容C10的另一端接地，电阻R18并联于电容C10上，射频芯片的脚19和脚20分别连接到晶振Y2的两端，且射频芯片的脚19与电容C11的一端连接，射频芯片的脚20与电容C12的一端连接，电容C11的另一端和电容C12的另一端并联接地，射频芯片的脚4、脚5、脚6、脚38分别与微处理器的脚15、脚16、脚11、脚17对应连接，射频芯片的脚1、脚3和脚39均与微处理器的脚25连接；所述的电源开关集成电路包括有接口芯片J1，接口芯片J1的脚1分别连接输出端VCC6、通过电容C1接地，接口芯片J1的脚2和脚6分别接入接地端，并联的四个电阻组合P1其中三个电阻的一端分别连接接口芯片的脚3、脚4和脚5，四个电阻组合P1其中三个电阻的另一端连接电阻组合P2的一端，P2的另一端连接VCC33，电容C2的一端、接口芯片J1的脚7并联后与电机接线端口LOCK POWER1连接，电容C2的另一端、接口芯片J1的脚8并联后与电机接线端口LOCK POWER2连接；所述的直流电机的驱动电路的NPN三极管T2 Y1的基极通过电阻R6连接到微处理器的脚8，三极管T2 Y1的发射极接入接地端，三极管T2 Y1的集电极连接电阻R7的一端，PNP三极管T5 Y2的发射极连接VCC6和电阻R8的一端，PNP三极管T5 Y2的基极与电阻R7的另一端并联接入R8的另一端，电阻R14的一端和电阻R9的一端分别与PNP三极管T5 Y2的集电极连接，电阻R14的另一端通过电阻R15连接到接地端，微处理器的脚19接入到电阻R14和R15之间，电阻R9的另一端与PNP三极管T6 Y2的发射极、PNP三极管T7 Y2的发射极分别连接，PNP三极管T6 Y2的基极连接电阻R10的一端，PNP三极管T6 Y2的集电极连接电阻R11的一端，PNP三极管T7 Y2的基极连接电阻R11的另一端，PNP三极管T7 Y2的集电极连接电阻R10的另一端和NPN三极管T4 Y1的集电极，NPN三极管T4 Y1的基极通过电阻R13连接微处理器的脚9，NPN三极管T4 Y1的发射极连接接地端，NPN三极管T3 Y1的集电极连接到PNP三极管T6 Y2的集电极，NPN三极管T3 Y1的基极通过电阻R12连接微处理器的脚10，NPN三极管T3 Y1的发射极连接接地端， NPN三极管T3 Y1的集电极、PNP三极管T6 Y2的集电极和PNP三极管T7 Y2的基极均与电机接线端口LOCK POWER1连接，PNP三极管T7 Y2的集电极、NPN三极管T4 Y1的集电极和电阻R10的另一端均与电机接线端口LOCK POWER2；所述的内存储器集成电路包括存储器，存储器的脚1、脚2、脚3和脚4并联接入接地端，存储器的脚5连接微处理器的脚12和电阻R2的一端，存储器的脚6连接微处理器的脚13和电阻R1的一端，存储器的脚7连接接地端，存储器的脚8连接微处理器的脚14、电阻R1的另一端和电阻R2的另一端；所述的AD采样及放大滤波电路的NPN三极管Y1 T8的基极通过电阻R5连接到射频芯片的脚44RF TXD接口，NPN三极管Y1 T8的发射极分别连接电容C14的一端和接地端，NPN三极管Y1 T8的集电极连接到功率晶体管FDV301的源极，功率晶体管FDV301的门极与射频芯片的脚43RF CLK接口连接，功率晶体管FDV301的的漏极与电感L1的一端连接，电阻R22并联在NPN三极管Y1 T8上，电感L1的另一端分别连接VCC33和通过电容C13接地，电容L12的一端连接电容C15，电容L12的另一端连接二极管IN4148的正极、电阻R19的一端和天线ANTA，电阻R19的另一端接地，二极管IN4148的负极分别连接电容C17的一端和电阻R20的一端，电容C17的另一端接地，电阻R21的一端和电容C16一端并联连接接地端，电阻R20的另一端、电阻R21的另一端和电容C16的另一端连接到微处理器的脚20 KARD DETECT接口。