[发明专利]一种数字式STC衰减电路的衰减控制方法无效
| 申请号: | 201410554100.9 | 申请日: | 2014-10-17 |
| 公开(公告)号: | CN104330775A | 公开(公告)日: | 2015-02-04 |
| 发明(设计)人: | 党亚利;荀民;张春荣;刘俊;李建玲;姚玮;宋强 | 申请(专利权)人: | 西安电子工程研究所 |
| 主分类号: | G01S7/34 | 分类号: | G01S7/34 |
| 代理公司: | 西北工业大学专利中心 61204 | 代理人: | 王鲜凯 |
| 地址: | 710100 *** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明涉及一种数字式STC衰减电路的衰减控制方法,采用了数字处理方式实现偏压随时间的变化。利用存储器的内存单元存储不同衰减量对应的电压,电压值为12位二进制数码,存储器每个内存单元的电压值(既衰减量)按指标要求确定。由于电压值为数字量,因此经D/A转换使其转换为对应的模拟量,再经过电流/电压变换电路转换成对应的电压去控制电调衰减器。优点是曲线误差小、精度高,无毛刺。 | ||
| 搜索关键词: | 一种 数字式 stc 衰减 电路 控制 方法 | ||
【主权项】:
一种数字式STC衰减电路的衰减控制方法,所述的数字式STC衰减电路包括FPGA、DAC转换器、运放调理电路、电调衰减器、放大器、混频器和滤波器,其特征在于步骤如下:步骤1:将接收机保护脉冲和系统时钟两个信号输入给FPGA;步骤2:FPGA根据雷达信号衰减量与时间的关系式![]()
将雷达信号衰减量所对应的12位二进制码存为.MIF文件,在FPGA的LPM_ROM中调用;在接收机保护脉冲作用下,对系统时钟计数,计数值作为地址,对LPM_ROM寻址;其中t0为衰减恢复时间;步骤3:DAC转换器把LPM_ROM输出的一组12位二进制数码变换成模拟的控制量电流,其输出电流与二进制码的关系如下:IOUTA=(DACCODE/4096)×32×VREFIO/RSETIOUTB=(4095‑DACCODE)/4096×32×VREFIO/RSET其中IOUTA是输出电流的正端,IOUTB是输出电流的负端,VREFIO是DAC转换器的参考电压,RSET是DAC转换器的满偏输出电流调节电阻;步骤4:运放调理电路将输出的控制量电流转化成电压后输出给电调衰减器;步骤5:电调衰减器根据输入的电压值,按照电调衰减器的电压值与衰减值的关系表对信号源的信号进行衰减;步骤6:衰减后的信号经过放大、与本振信号进行混频和滤波后输入到示波器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子工程研究所,未经西安电子工程研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410554100.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种数控机床的底座卸油结构
- 下一篇:一种麦克风接头锌壳的加工工装





