[发明专利]改善连续时间Δ∑调制器的稳定性的系统与方法有效
| 申请号： | 201410464741.5 | 申请日： | 2014-09-12 |
| 公开（公告）号： | CN104579345B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 李棹;D·阿尔德雷德 | 申请（专利权）人： | 亚德诺半导体集团 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 郭思宇 |
| 地址： | 百慕大群岛(*** | 国省代码： | 百慕大群岛;BM |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及改善连续时间Δ∑调制器的稳定性的系统与方法。一种包括连续时间Δ∑调制器与校准逻辑的模拟数字转换器(ADC)。校准逻辑可以在没有中断ADC正常工作情况的下(例如，在现场)校准连续时间Δ∑调制器的直接反馈与快闪时钟延迟系数。因此，校准逻辑可以通过校准次优系数矫正性能与稳定性降级。 | ||
| 搜索关键词： | 校准 调制器 模拟数字转换器 时钟延迟 直接反馈 矫正 降级 中断 | ||
【主权项】：
1.一种校准系统，包括：连续时间Δ∑模拟数字转换器，接收模拟输入并将模拟输入转换成数字数据；数据监视器，分析所述数字数据以产生输出；以及校准逻辑，配置以至少根据所述数据监视器的所述输出调整所述模拟数字转换器的稳定性参数，其中所述稳定性参数至少包括所述模拟数字转换器的直接反馈系数与所述模拟数字转换器的快闪数字模拟转换器时间系数之一。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亚德诺半导体集团，未经亚德诺半导体集团许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410464741.5/，转载请声明来源钻瓜专利网。
- 上一篇：模数转换器
- 下一篇：一种SRAM型FPGA的可靠性优化方法
