[发明专利]一种基于FPGA的实时模板卷积实现方法在审
| 申请号： | 201410258255.8 | 申请日： | 2014-06-11 |
| 公开（公告）号： | CN104035750A | 公开（公告）日： | 2014-09-10 |
| 发明（设计）人： | 何国经;张冬阳;栗旭光;刘鑫;董维科;薄振桐;白鑫鹏;谢世雄;肖佳;余坦秀;邓启亮 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种基于FPGA的实时模板卷积实现方法，实现平台为FPGA，在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm，每组模板卷积运算单元由m个乘法器和m-1个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部m+1个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算；提高了模板卷积的运算速度，能够更好地满足实时性的要求，同时增大了卷积模板的大小，从而改善了模板卷积的处理结果，可应用于图像增强、边缘检测以及目标识别等数字图像处理技术领域，尤其用于对实时性要求较高的系统。 | ||
| 搜索关键词： | 一种 基于 fpga 实时 模板 卷积 实现 方法 | ||
【主权项】：
一种基于FPGA的实时模板卷积实现方法，其特征在于：实现平台为FPGA，在FPGA中构建n组模板卷积运算单元进行并行计算，模板大小为mxm，每组模板卷积运算单元由m个乘法器和m‑1个加法器组成；运算过程中，m个乘法器的图像数据和模板数据利用FPGA内部的m+1个寄存器给出，通过水平方向并行计算和垂直方向流水计算，实现模板卷积运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410258255.8/，转载请声明来源钻瓜专利网。
