[发明专利]一种基于异步通信模式的光纤数据传输方法

摘要

本发明涉及一种基于异步通信模式的光纤数据传输方法，所采用的高速数据传输电路采用FPGA芯片内部功能设计方式实现，所实现的逻辑功能包括数据产生、数字时钟管理模块、时钟补偿、数据检测、格雷码计数的异步FIFO缓存和Aurora协议逻辑控制，其中，数据产生、数字时钟管理、时钟补偿、数据检测和Aurora协议逻辑控制功能采用FPGA标准设置方式实现，改进之处在于基于格雷码计数的异步FIFO缓存、时钟网络的产生和传输电路功能的实现。本发明采用基于格雷码计数方式的异步FIFO缓存与Aurora协议相结合的光纤数据传输方法，从而提高数据传输的准确性。

主权项

一种基于异步通信模式的光纤数据传输方法，所采用的高速数据传输电路采用FPGA芯片内部功能设计方式实现，所实现的逻辑功能包括数据产生、数字时钟管理模块、时钟补偿、数据检测、格雷码计数的异步FIFO缓存和Aurora协议逻辑控制，其中，数据产生、数字时钟管理、时钟补偿、数据检测和Aurora协议逻辑控制功能采用FPGA标准设置方式实现，其特征在于，基于格雷码计数的异步FIFO缓存、时钟网络的产生和传输电路功能的实现为：(1)异步FIFO缓存功能：针对电路中不同时钟域异步的问题，在FPGA内部逻辑中采用基于格雷码计数的异步FIFO；在发送端，写时钟控制下、非满信号与由数据产生提供的发送数据使能信号有效时，先将RAM数据地址通过二进制转换为格雷码数值，再利用格雷码数值将发送数据地址分配到双端口RAM中，同时将发送数据写入RAM；读时钟控制下、非空信号与Aurora协议逻辑接收使能信号有效时，从RAM中读取数据地址，并将数据发送到Aurora协议逻辑；读写时钟同步器将时钟信号进行同步；在接收端，写时钟控制下非满信号与接收使能信号有效时，通过格雷码计数方式将数据地址分配到双端口RAM中，同时将接收到的数据写入RAM；读时钟控制下、非空信号与数据检测逻辑使能信号有效时，从RAM中读取数据地址，并将数据发送到数据检测逻辑，执行相应处理逻辑；(2)时钟网络产生功能：有源晶振通过电平转换产生的差分时钟，由GTP串行收发模块专用时钟引脚输入，在时钟产生器(Clock Generator)内部增加数字锁相环(Phase‑locked loops，PLL)，使得输入的差分时钟信号经过差分输入时钟缓冲器(IBUFDS)，对时钟偏移和时钟漂移进行补偿，得到稳定的单端时钟信号，送入Aurora协议逻辑控制单元；经过Aurora协议逻辑控制得到的输出时钟信号(GTPCLKOUT)，经过一级时钟缓冲器(BUFIO2)送入时钟网络；在数字时钟管理模块驱动下，产生Aurora内部逻辑所需的系统时钟信号(SYS_CLK)和用户逻辑所需的用户时钟信号(USER_CLK)，所述的用户逻辑所需的用户时钟信号(USER_CLK)即是所述的逻辑功能使用的时钟信号；时钟补偿用于控制发送数据端时钟补偿序列；(3)传输电路功能的实现：采用异步FIFO连接数据产生和数据检测与Aurora协议逻辑控制功能，将数据进行缓冲，匹配数据发送速率与Aurora协议逻辑控制速率；当数据发送时，由数据产生功能生成的数据，经由异步FIFO传输到Aurora协议逻辑控制，由Aurora协议转换为串行差分信号，传输到SFP光电转换模块转换成光信号经由光纤发送；当数据接收时，由SFP光电转换模块将接收的光信号转换成差分信号，经由Aurora协议转换为接收数据信号，通过异步FIFO将数据缓存，发送到数据检测功能，实现数据传输。