[发明专利]低功耗随机数发生器

摘要

本发明公开了一种低功耗随机数发生器，以数字标准单元为基础、设计随机数发生源的结构，得到可经采样得到高熵值的随机比特流。本发明通过电路结构的设计调整达到功耗优化的效果。本发明使用数字IC的设计方法实现，结构紧凑，资源消耗少，易于移植，适合于集成在芯片中使用。

主权项

一种低功耗随机数发生器，其特征在于，包括多组随机振荡电路，每组振荡电路满足随机性和时序要求且互不相同；所述的每组随机振荡电路包括斐波那契振荡环、伽罗华振荡环、异或门、采样时钟信号、寄存器、复位信号；所述的复位信号分别输入到斐波那契振荡环和伽罗华振荡环，所述的斐波那契振荡环和伽罗华振荡环连接到异或门后与寄存器相连，采样时钟信号与寄存器相连；所述的伽罗华振荡环包括接入级模块、多个中间级模块，所述的复位信号与接入级模块相连，接入级模块、多个中间级模块串联后的输出端与接入级模块的输入端相连，与中间级模块的输入端选择性相连；所述的接入级模块为与非门、延迟器的串联；所述的中间级模块为异或门、反相器、延迟器的串联；所述的斐波那契振荡环包括一个接入级小单元、多个中间级小单元、反馈逻辑电路，所述的复位信号与接入级小单元相连，接入级小单元与多个中间级小单元串联，所述的接入级小单元和中间级小单元的输出端选择性通过反馈逻辑电路与接入级小单元的输入端相连；所述的接入级小单元为与非门、延迟器的串联；所述的中间级小单元为反相器、延迟器的串联；所述的反馈逻辑电路为多个异或门的组合。