[发明专利]一种EMCCD相机成像与数据传输系统

摘要

本发明涉及一种EMCCD相机成像与数据传输系统，属于高速低噪声微光成像技术领域。本发明包括杜瓦瓶内电路板、时钟驱动电路板、成像控制与传输电路板；杜瓦瓶内电路板包括EMCCD器件和前置放大器，时钟驱动电路板包括电平转换电路和时钟驱动器，成像控制电路板包括FPGA及周边电路、模拟信号处理器和Camera Link接口电路，本发明可使EMCCD在低温状态下进行高速低噪声的微光成像，并将所获得的微光图像数据实时传输到图像工作站中；传输的图像数据可以是原始数据，也可以是经FPGA实时处理后的改正数据。

主权项

一种EMCCD相机成像与数据传输系统，其特征在于：包括杜瓦瓶内电路板、时钟驱动电路板、成像控制与传输电路板；所述时钟驱动电路板、成像控制与传输电路板通过连接器自上而下扣接在一起，杜瓦瓶内电路板与时钟驱动电路板、成像控制与传输电路板通过导线和杜瓦瓶真空插座连接，杜瓦瓶内电路板中的前置放大器与成像控制与传输电路板中的后置缓冲放大器通过屏蔽信号线连接，成像控制与传输电路板中的FPGA时序发生器与时钟驱动电路板中的时钟缓冲器相连，时钟驱动电路板中的时钟驱动器通过导线和真空插头分别与杜瓦瓶内电路板中的阻容网络和电流缓冲器相连，时钟驱动电路板中的集成线性稳压电源电路既与杜瓦瓶内电路板中的电源滤波电路相连，也与成像控制与传输电路板中的模拟电源滤波电路和数字电源滤波电路相连；所述成像控制与传输电路板包括模拟电源滤波电路、数字电源滤波电路、后置缓冲放大器、模拟信号处理器、时序信号缓冲器、图像数据缓冲器、Camera Link接口电路、可编程逻辑器件FPGA及FPGA周边电路；模拟电源滤波电路分别与后置缓冲放大器、模拟信号处理器和时序信号缓冲器相连接，数字电源滤波电路分别与图像缓冲放大器、Camera Link接口电路、FPGA周边电路相连接，后置缓冲放大器、模拟信号处理器、图像数据缓冲器、Camera Link接口电路依次相连，模拟信号处理器采用一片ADI公司的模拟前端器件AD9845B，Camera Link接口电路包括Channel Link发送芯片、低压差分信号LVDS收发器件，图像数据上传的Channel Link发送芯片采用DS90CR287，LVDS收发器件采用DS90LV048与DS90LV047，Channel Link发送芯片和LVDS收发器件通过Camera Link电缆与图像工作站中的Camera Link图像采集卡相连；可编程逻辑器件FPGA包括FPGA控制逻辑电路、NiosⅡ软核CPU控制器、FPGA时序发生器和FPGA图像数据I/O电路；FPGA周边电路包括主时钟电路、SRAM电路和JTAG接口电路，FPGA控制逻辑电路和NiosⅡ软核CPU控制器分别与FPGA周边电路、FPGA时序发生器、FPGA图像数据I/O电路、图像数据缓冲器、Camera Link接口电路相连接，FPGA时序发生器通过时序信号缓冲器与模拟信号处理器连接，FPGA图像数据I/O电路和图像数据缓冲器的数据输入端并联连接到模拟信号处理器数据输出端，FPGA图像数据I/O电路和图像数据缓冲器的数据输出端并联连接到Camera Link接口电路数据输入端，FPGA控制逻辑电路和NiosⅡ软核CPU控制器通过Camera Link接口电路中的通用串行数据接口与外部的Camera Link图像采集卡和图像工作站相连接，FPGA时序发生器的EMCCD垂直、水平时钟输出端与时钟驱动电路板的时钟缓冲器输入端连接，外部线性稳压直流电源与数字电源滤波电路相连。