[发明专利]用于便携式设备的扬声器的电路

摘要

本发明涉及一种用于扬声器(104)电路(100)，扬声器具有第一差分输入端子(t1)和第二差分输入端子(t2)，电路(100)包括差分功率放大器(103)，其具有操作地连接至扬声器(104)的第一差分输入端子(t1)的第一差分输出端子(t3)和操作地连接至扬声器(104)的第二差分输入端子(t2)的第二差分输出端子(t4)；第一电阻器(RS1)，其布置在差分功率放大器(103)的第一差分输出端子(t3)和扬声器(104)的第一差分输入端子(t1)之间；第二电阻器(RS2)，其布置在差分功率放大器(103)的第二差分输出端子(t4)和扬声器(104)的第二差分输入端子(t2)之间。所述电路(100)还包括第一电阻模块(RR1，RR2)，其布置成在相应的输出端子(t5)上产生第一控制电压(VIN)，第一电阻模块(RR1，RR2)具有连接至功率放大器(103)的第一差分输出端子(t3)的第一输入端子(t6)和连接至扬声器(104)的第二差分输入端子(t2)的第二输入端子(t7)；第二电阻模块(RR3，RR4)，其布置成在相应的输出端子(t8)上产生第二控制电压(VIP)，第二电阻模块(RR3，RR4)具有连接至功率放大器(103)的第二差分输出端子(t4)的第一输入端子(t9)和连接至扬声器(104)的第一差分输入端子(t1)的第二输入端子(t10)。扬声器电路(100)被布置成基于第一控制电压(VIN)和第二控制电压(VIP)控制差分功率放大器(103)。

主权项

一种用于扬声器(104)的电路(100)，所述扬声器具有第一差分输入端子(t1)和第二差分输入端子(t2)，所述电路(100)包括：差分功率放大器(103)，所述差分功率放大器具有操作地连接至所述扬声器(104)的所述第一差分输入端子(t1)的第一差分输出端子(t3)和操作地连接至所述扬声器(104)的所述第二差分输入端子(t2)的第二差分输出端子(t4)；第一电阻器(RS1)，所述第一电阻器布置在所述差分功率放大器(103)的所述第一差分输出端子(t3)和所述扬声器(104)的所述第一差分输入端子(t1)之间；第二电阻器(RS2)，所述第二电阻器布置在所述差分功率放大器(103)的所述第二差分输出端子(t4)和所述扬声器(104)的所述第二差分输入端子(t2)之间，第一电阻模块(RR1，RR2)，所述第一电阻模块被布置成在相应的输出端子(t5)上产生第一控制电压(VIN)，所述第一电阻模块(RR1，RR2)具有连接至所述功率放大器(103)的所述第一差分输出端子(t3)的第一输入端子(t6)和连接至所述扬声器(104)的所述第二差分输入端子(t2)的第二输入端子(t7)；第二电阻模块(RR3，RR4)，所述第二电阻模块被布置成在相应的输出端子(t8)上产生第二控制电压(VIP)，所述第二电阻模块(RR3，RR4)具有连接至所述功率放大器(103)的所述第二差分输出端子(t4)的第一输入端子(t9)和连接至所述扬声器(104)的所述第一差分输入端子(t1)的第二输入端子(t10)，所述电路(100)被布置成基于所述第一控制电压(VIN)和所述第二控制电压(VIP)控制所述差分功率放大器(103)；其特征在于，所述电路(100)还包括：差分级(300；400)，所述差分级具有用于接收所述第一控制电压(VIN)的第一差分输入端子(d1)、用于接收所述第二控制电压(VIP)的第二差分输入端子(d2)、第一差分输出端子(OUT1)和第二差分输出端子(OUT2)，驱动模块(106)，所述驱动模块具有与所述差分级(300；400)的所述第一差分输出端子(OUT1)操作地连接的第一差分输入端子(c1)、和与所述差分级(300；400)的所述第二差分输出端子(OUT2)操作地连接的第二差分输入端子(c2)，所述驱动模块(106)具有与所述差分功率放大器(103)的第一差分输入端子操作地连接的第一差分输出端子(c3)、和与所述差分功率放大器(103)的第二差分输入端子操作地连接的第二差分输出端子(c4)；所述差分级(300；400)还包括：第一输入NMOS晶体管(M1)，所述第一输入NMOS晶体管具有：对应于所述差分级(300；400)的所述第一差分输入端子(d1)的栅极端子，所述差分级(300；400)的所述第一输入NMOS晶体管(M1)的所述栅极端子还对应于所述第一电阻模块(RR1，RR2)的所述输出端子(t5)；通过第一电流发生器(MB1)与第一基准电压(VDD)操作地连接的所述第一输入NMOS晶体管(M1)的漏极端子；和通过所述差分级(300；400)的第一源极电阻器(RD1)和第二电流发生器(MB0)与第二基准电压(GND)操作地连接的源极端子；第二输入NMOS晶体管(M2)，所述第二输入NMOS晶体管具有：对应于所述差分级(300；400)的所述第二差分输入端子(d2)的栅极端子，所述差分级(300；400)的所述第二输入NMOS晶体管(M2)的所述栅极端子还对应于所述第二电阻模块(RR3，RR4)的输出端子(t8)；通过第三电流发生器(MB2)与所述第一基准电压(VDD)操作地连接的所述第二输入NMOS晶体管(M2)的漏极端子；和通过所述差分级(300；400)的第二源极电阻器(RD2)和所述第二电流发生器(MB0)与第二基准电压(GND)操作地连接的源极端子；第一电流镜(M3，M5，MB3)，所述第一电流镜布置成将流过所述差分级(300；400)的所述第一源极电阻器(RD1)的电流镜像至与所述差分级(300；400)的所述第一差分输出端子(OUT1)连接的第一输出支路(M5，MB3)；以及第二电流镜(M4，M6，MB4)，所述第二电流镜布置成将流过所述差分级(300；400)的所述第二源极电阻器(RD2)的电流镜像至与所述差分级(300；400)的所述第二差分输出端子(OUT2)连接的第二输出支路(M6，MB4)。