[发明专利]通用的容错纠错电路及其应用的译码器和三模冗余电路

摘要

本发明提供一种通用的容错纠错电路及其应用的译码器和三模冗余电路，其中通用的容错纠错电路包括：由逻辑门实现的容错纠错单元；容错纠错单元的数字输入信号分别为I0、I1…、I2k‑1、I2k；容错纠错单元的数字输出信号分别为O0、O1…、Ok‑2、Ok‑1；数字输入信号和数字输出信号属于集合{0,1}；其中，k为正整数；容错纠错单元，用于当k=1时，如果I0=I1，则O0=I0，否则O0=I2；当k>1时，如果Ok‑2=I2k‑1，则Ok‑1=I2k‑1，否则Ok‑1=I2k。由于输入和输出之间的逻辑关系唯一确定，因此，该容错纠错电路可以只有逻辑门来实现，具体的实现方式可以有很多种，只要输入和输出之间满足本发明的唯一确定的逻辑关系即可。因此，本发明提供的容错纠错电路具有普遍的通用性。

主权项

一种通用的容错纠错电路，其特征在于，包括：由逻辑门实现的容错纠错单元；所述容错纠错单元的数字输入信号分别为I0、I1…、I2k‑1、I2k；所述容错纠错单元的数字输出信号分别为O0、O1…、Ok‑2、Ok‑1；所述数字输入信号和数字输出信号属于集合{0,1}；其中，k为正整数；所述容错纠错单元，用于当k＝1时，如果I0＝I1，则O0＝I0，否则O0＝I2；当k>1时，如果Ok‑2＝I2k‑1，则Ok‑1＝I2k‑1，否则Ok‑1＝I2k。