[发明专利]用于信号流编程的数字信号处理器代码的高效资源管理的系统和方法有效
申请号: | 201310631327.4 | 申请日: | 2013-12-02 |
公开(公告)号: | CN103870335B | 公开(公告)日: | 2017-05-17 |
发明(设计)人: | M·查利尔;J·约瑟夫 | 申请(专利权)人: | 美国亚德诺半导体公司 |
主分类号: | G06F9/50 | 分类号: | G06F9/50 |
代理公司: | 中国国际贸易促进委员会专利商标事务所11038 | 代理人: | 陈华成 |
地址: | 美国马*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及用于信号流编程的数字信号处理器代码的高效资源管理的系统和方法。提供了根据用于信号流编程的数字信号处理器代码的高效资源管理的系统的实施例的方法,该方法包括确定用于电子电路的信号流的示意图中的多个算法元件的连接序列,该连接序列指示算法元件之间的连接和根据这些连接来处理算法元件的序列,该方法还包括确定指示使用多个存储器缓冲器来根据连接序列处理多个算法元件的顺序的缓冲器序列,并且根据缓冲器序列重用多个存储器缓冲器中的至少一些。 | ||
搜索关键词: | 用于 信号 编程 数字信号 处理器 代码 高效 资源管理 系统 方法 | ||
【主权项】:
一种用于资源管理的方法,包括:确定用于电子电路的信号流的示意图中的多个算法元件的连接序列,其中所述连接序列指示所述算法元件之间的连接和根据所述连接来处理所述算法元件的序列;确定缓冲器序列,该缓冲器序列指示使用多个存储器缓冲器来根据所述连接序列处理所述多个算法元件的顺序;以及根据所述缓冲器序列重用所述多个存储器缓冲器中的至少一些;其中确定所述缓冲器序列包括:构造包括N行和M列的第一存储器寿命矩阵MLM,其中N是使用所述存储器缓冲器的算法元件的数目,并且M是所述连接的数目;在所述N行中按升序布置N个算法元件,并且在所述M列中按升序布置M个连接;对于所述第一MLM中的每个单元,如果与该单元的行相对应的算法元件在与该单元的列相对应的连接上生成输出,则标记第一符号,并且如果与该单元的行相对应的算法元件在与该单元的列相对应的连接上接收输入,则标记第二符号;以及通过重布置所述第一MLM中的行以使得在任何给定列中所述第一符号出现在所述第二符号之前,来生成第二MLM。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310631327.4/,转载请声明来源钻瓜专利网。
- 上一篇:灭火器定位专用工具
- 下一篇:一种正压呼吸保护装置