[发明专利]一种多线程处理器中的指令输出装置、方法及其处理器

摘要

本发明涉及一种多线程处理器中的指令输出装置，包括指针产生逻辑单元、指令缓存单元、指令发布单元、指令执行单元和存储器访问单元；所述指令缓存单元在未收到来自所述存储器访问单元的、表示数据冒险存在的中断信号时按照取指周期依次输出所述读指针指向的指令；收到所述中断信号时，所述指令缓存单元暂停当前线程指令的输出，并将读指针替换为保证指针数值。本发明还涉及一种指令输出方法及其处理器。实施本发明的一种多线程处理器中的指令输出装置、方法及其处理器，具有以下有益效果其处理的时间较少、控制简单、在等待数据时不会占用宝贵的硬件资源。

主权项

一种多线程处理器中的指令输出装置，其特征在于，包括指针产生逻辑单元、指令缓存单元、指令发布单元、指令执行单元和存储器访问单元；所述指针产生单元产生表示当前运行线程的本取指周期内输出的指令所在的读指针、表示当前运行线程的本取指周期内输入指令的存储位置的写指针以及表示当前线程中已输出但未执行指令中最先输出的一条指令位置的保证指针，并分别输出所述读指针、写指针和保证指针到所述指令缓存单元；所述指令发布单元将其得到的指令传输到所述指令执行单元；所述指令执行单元通过所述存储器访问单元取得当前其接收指令涉及的数据并实现该指令；所述指令缓存单元在未收到来自所述存储器访问单元的、表示数据冒险存在的中断信号时按照取指周期依次输出所述读指针指向的指令；收到所述中断信号时，所述指令缓存单元暂停当前线程指令的输出，并将读指针替换为保证指针数值；所述指令缓存单元还包括用于比较输入的写指针和保证指针的指针比较单元；所述指针比较单元比较所述写指针和所述保证指针，且在二者相同时，使得本取指周期取得的当前线程指令停止写入所述指令缓存单元。