[发明专利]上拉电阻电路

摘要

一种上拉电阻电路，包括电源端、输出端、第一PMOS管、第二PMOS管以及控制信号产生单元。所述第一PMOS管的栅极适于输入第一控制信号，所述第二PMOS管的栅极适于输入第二控制信号，所述第一PMOS管的衬底连接所述第二PMOS管的衬底并适于输入偏置电压，所述偏置电压的电压值与所述电源端的电压和所述输出端的电压中较大电压的电压值相等；所述控制信号产生单元适于产生所述第二控制信号。本发明技术方案提供的上拉电阻电路工作于高压容限模式时，无倒灌电流产生，提高了整个集成电路的可靠性。

主权项

1.一种上拉电阻电路，其特征在于，包括电源端、输出端、第一PMOS管、第二PMOS管以及控制信号产生单元；所述第一PMOS管的栅极适于输入第一控制信号，所述第一PMOS管的源极连接所述电源端，所述第一PMOS管的漏极连接所述第二PMOS管的源极，所述第一PMOS管的衬底连接所述第二PMOS管的衬底并适于输入偏置电压，所述偏置电压的电压值与所述电源端的电压和所述输出端的电压中较大电压的电压值相等；所述第二PMOS管的栅极适于输入第二控制信号，所述第二PMOS管的漏极连接所述输出端；所述控制信号产生单元适于产生所述第二控制信号，在所述电源端的电压大于或等于所述输出端的电压且所述第一控制信号为低电平信号时所述第二控制信号为低电平信号，在所述电源端的电压小于所述输出端的电压时所述第二控制信号的幅度与所述输出端的电压值相等；所述控制信号产生单元包括第一开关单元和第二开关单元；所述第一开关单元连接于所述第二PMOS管的栅极和所述输出端之间，所述第二开关单元连接于所述第二PMOS管的栅极和地之间，所述第二开关单元导通时的阻抗大于所述第一开关单元导通时的阻抗；所述第一开关单元适于在所述电源端的电压大于或等于所述输出端的电压且所述第一控制信号为低电平信号时断开、在所述电源端的电压小于所述输出端的电压时导通；所述第二开关单元适于在所述电源端的电压大于或等于所述输出端的电压且所述第一控制信号为低电平信号时导通；所述第二开关单元包括第四PMOS管和第一NMOS管；所述第四PMOS管的栅极连接所述第四PMOS管的漏极和所述第一NMOS管的漏极，所述第四PMOS管的源极连接所述第二PMOS管的栅极，所述第四PMOS管的衬底适于输入所述偏置电压；所述第一NMOS管的栅极适于输入第三控制信号，所述第三控制信号的电平与所述第一控制信号的电平相反，所述第一NMOS管的源极和所述第一NMOS管的衬底接地。