[发明专利]一种用于3D图学渲染加速的FPGA芯片有效
| 申请号： | 201310560232.8 | 申请日： | 2013-11-12 |
| 公开（公告）号： | CN103559357A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 陈陵都 | 申请（专利权）人： | 无锡市华磊易晶微电子有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 214043 江苏省无锡市兴源*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于3D图学渲染加速的FPGA芯片，该3D FPGA芯片由上层的可重构层电路与下层的逻辑层电路相互叠加成为一体，该3DFPGA芯片根据数据流从输入到输出的顺序依次包括PCIe接口模块、3D装填模块、空间二分模块、起始渲染模块、3D渲染模块和显示模块。与基于ASIC固定逻辑的光线跟踪法渲染技术相比，本发明有ASIC所无的可编程性带来的高度灵活性的优势。而相对于现今流行的FPGA芯片，本发明的FPGA芯片在3D图学渲染加速的应用上提供102倍级芯片逻辑密度的提升，且具有相对于现今通用基于CPU芯片或GPU芯片的3D图学渲染技术有104倍级的加速性能。 | ||
| 搜索关键词： | 一种 用于 渲染 加速 fpga 芯片 | ||
【主权项】：
一种用于3D图学渲染加速的FPGA芯片，其特征在于，该3D FPGA芯片由上层的可重构层电路与下层的逻辑层电路相互叠加成为一体，该3D FPGA芯片根据数据流从输入到输出的顺序依次包括PCIe接口模块(1)、3D装填模块(2)、空间二分模块(3)、起始渲染模块(4)、3D渲染模块(5)和显示模块(6)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡市华磊易晶微电子有限公司，未经无锡市华磊易晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310560232.8/，转载请声明来源钻瓜专利网。
- 上一篇：面向服务的多粒度光网络测试控制方法
- 下一篇：一种制作黄酒过程中的冷冻工艺
