[发明专利]一种信号采集终端与试验箱数据采集系统有效
申请号: | 201310475519.0 | 申请日: | 2013-10-13 |
公开(公告)号: | CN103489302A | 公开(公告)日: | 2014-01-01 |
发明(设计)人: | 吴茂传;胡昌平;朱建培;刘烨;杨光年;张海瑞;田亚丽;陈端迎;张桂平;于帅;匡海松 | 申请(专利权)人: | 连云港杰瑞深软科技有限公司 |
主分类号: | G08C19/30 | 分类号: | G08C19/30 |
代理公司: | 连云港润知专利代理事务所 32255 | 代理人: | 刘喜莲 |
地址: | 222000 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种信号采集终端,包括处理器、信号采集接口、RS-485通讯接口和RS-232通讯接口;信号采集接口连接到处理器的I/O端口上;RS-485通讯接口连接到处理器的第二UART上;RS-232通讯接口连接到处理器的第三UART上。本发明还公开了试验箱数据采集系统,该系统使用若干个信号采集终端,每个信号采集终端与1个试验箱对应连接,信号采集终端的信号采集接口和RS-232通讯接口连接到试验箱上,RS-485通讯接口连接到RS-485网络中。本发明可把不同厂家的试验箱进行设备联网、集中显示和控制,结合大屏幕显示,对试验箱关键运行指标进行预警和报警,将大大降低值班人员的工作强度。 | ||
搜索关键词: | 一种 信号 采集 终端 试验 数据 系统 | ||
【主权项】:
一种信号采集终端,其特征在于:包括STM32F103处理器、信号采集接口、RS‑485通讯接口和RS‑232通讯接口;信号采集接口连接到STM32F103处理器的I/O端口上;RS‑485通讯接口连接到STM32F103处理器的第二UART上;RS‑232通讯接口连接到STM32F103处理器的第三UART上; 所述的信号采集接口由三个相同结构的采集模块组成,对外提供INPUT0、INPUT1、INPUT2的采集引脚,连接到STM32F103处理器的分别为INPUT0_CPU、INPUT1_CPU、INPUT2_CPU引脚;INPUT0_CPU连接到STM32F103处理器PB12的I/O管脚; INPUT1_CPU连接到STM32F103处理器PB13的I/O管脚; INPUT2_CPU连接到STM32F103处理器PB14的I/O管脚;所述的采集模块由光电耦合器件A1、比较器IC1A、指示灯LED1及电阻R1、R2、R3、R4、R5、R6组成;其中INPUT0连接到电阻R1的一端,R1的另一端连接至光电耦合器件A1的1管脚; A1的2管脚连接到COM;电阻R2连接至A1的1管脚和2管脚之间;A1的3管脚连接到信号地,A1的4管脚通过电阻R3上拉至5V,并连接到比较器IC1A的“+”输入,IC1A的“‑”输入连接在比较电平V+,V+设定3.3V;IC1A的输出通过电阻R4上拉至3.3V,并连接电阻R5的一端,R5的另一端连接至INPUT0_CPU;INPUT0_CPU和带有限流电阻R6的LED1连接,R6上拉至3.3V;所述的RS‑485通讯接口由光电耦合模块、RS‑485收发器、RS‑485总线抗干扰模块和电源DC‑DC组成;RS‑485收发器为芯片SP485;RS‑485总线抗干扰模块由总线保护元件TVS、电阻R108、R109、R110、电容C103、C104、电感L1、L2组成;芯片SP485的8管脚连接至V_485,5管脚连接至GND_485,芯片SP485的6管脚连接至电感L1的一端,L1另一端连接至A_485,芯片SP485的7管脚连接至电感L2,L2另一端连接至B_485;电阻R109连接至芯片SP485的6管脚和7管脚之间;电阻R108连接至芯片SP485的7管脚和V_485之间;电阻R110连接至芯片SP485的6管脚和GND_485之间;电容C104的一端连接至芯片SP485的7管脚,C104的另一端连接至GND_485;电容C103的一端连接至芯片SP485的6管脚,C103的另一端连接至GND_485;TVS的1管脚连接至A_485,2管脚连接至B_485,3管脚连接至GND_485;光电耦合模块构成了隔离电路,由高速光电耦合器件A101、A102、普通光电耦合器件A103、电阻R101、R102、R103、R104、R105、R106、R107、及电容C101、C102组成;高速光电耦合器件A101的6管脚通过电阻R101上拉至3.3V,同时和RX_CPU连接;A101的2管脚通过电阻R105连接至V_485电压;A101的3管脚连接至芯片SP485的1管脚;A101的VCC管脚连接至3.3V,A101的GND管脚连接至信号地;电容C101连接至3.3V和信号地中; A102的2管脚通过电阻R104连接至3.3V;A102的3管脚连接至TX_CPU;A102的6管脚通过电阻R107上拉至V_485,同时连接到SP485的4管脚;A102的VCC管脚连接至V_485,A102的GND管脚连接至GND_485;电容C101连接至V_485和GND_485中;A103的1管脚通过电阻R102连接至3.3V,A103的2管脚连接至TX_EN_CPU,电阻R103连接至A103的1管脚和2管脚之间;A103的4管脚连接至V_485,A103的3管脚通过电阻R106下拉至GND_485,同时连接至SP485的2管脚和3管脚之间;STM32F103处理器的UART串口的RX_CPU、TX_CPU通过光电隔离电路连接芯片SP485的RO、DI引脚,控制信号TX_EN_CPU经过光电隔离电路去控制芯片SP485的DE和/RE引脚。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于连云港杰瑞深软科技有限公司,未经连云港杰瑞深软科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310475519.0/,转载请声明来源钻瓜专利网。