[发明专利]基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法有效
| 申请号： | 201310467311.4 | 申请日： | 2013-10-09 |
| 公开（公告）号： | CN103544986A | 公开（公告）日： | 2014-01-29 |
| 发明（设计）人： | 王旭;蒋剑飞;绳伟光;何卫锋;毛志刚 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40;G11C16/24 |
| 代理公司： | 上海科盛知识产权代理有限公司 31225 | 代理人： | 赵志远 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法，包括以下步骤：1)在一块SRAM中使用两个不同的8管存储单元(N-type和P-type)，两个不同的8管存储单元的写位线之间通过四个开关连接；2)写操作时，在8管SRAM单元的写位线上进行位线电荷再利用技术，由两个不同的8管存储单元共同完成写操作；3)读操作时，两个不同的8管存储单元分别进行相同的读操作，该读操作采用读位线分级的结构，由读位线和其子位线共同完成读操作。与现有技术相比，本发明具有能耗低、稳定性高、性能佳、结构简单等优点。 | ||
| 搜索关键词： | 基于 电荷 再利用 分级 功耗 sram 芯片 设计 方法 | ||
【主权项】：
一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法，其特征在于，包括以下步骤：1)在一块SRAM中选用两个不同的8管存储单元，两个不同的8管存储单元的写位线之间通过四个开关连接；2)写操作时，在8管SRAM单元的写位线上进行位线电荷再利用技术，由两个不同的8管存储单元共同完成写操作；3)读操作时，两个不同的8管存储单元分别进行相同的读操作，该读操作采用读位线分级的结构，由读位线和其子位线共同完成读操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310467311.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有自我更新时序电路的半导体存储器元件
- 下一篇：透明光学装置元件
