[发明专利]基于FPGA的三维整数DCT变换系统及其变换方法

摘要

本发明公开了基于FPGA的三维整数DCT变换系统及其变换方法，选取数字图像里的相似块群做整数三维DCT变换，该系统包括数字图像的原始数据输入端、控制模块、系统的整数1D‑DCT变换模块、以及针对数字图像中任意n个相似图像块的多组三维整数DCT变换单元，该单元依序包括第一串/并转换模块、第一整数1D‑DCT变换模块、转置RAM模块、第二串/并转换模块、第二整数1D‑DCT变换模块以及并/串转换模块。与现有技术相比，本发明专门用于FPGA硬件实现的三维DCT变换算法，模块化设计是FPGA设计中一个很重要的技巧，它能够使一个大型设计的分工协作、仿真测试更加容易，使代码维护或升级更加便利，方法简单，算法复杂度低，容易实现。

主权项

一种基于FPGA的三维整数DCT变换系统，选取数字图像里的相似块群做整数三维DCT变换，其特征在于，该系统包括数字图像的原始数据输入端、控制模块、系统的整数1D‑DCT变换模块、以及针对数字图像中任意n个相似图像块的多组三维整数DCT变换单元，每组三维整数DCT变换单元依序包括第一串/并转换模块、第一整数1D‑DCT变换模块、转置RAM模块、第二串/并转换模块、第二整数1D‑DCT变换模块以及并/串转换模块；其中：控制模块用于设定整个系统的运算时序，即：系统复位时初始状态为空闲状态，当有数据输入时，依序先进入x方向的1D‑DCT变换状态，完成一次相似块的二维DCT变换；当检测到相似块群中的每个相似块在x方向的1D‑DCT变换完毕后，进入y方向的1D‑DCT变换状态，完成一次相似块的二维DCT变换；当检测到相似块群中的每个相似块的y方向1D‑DCT变换完毕后，进入z方向的1D‑DCT变换，完成一次相似块的二维DCT变换；系统的整数1D‑DCT变换模块，用于实现系统的整数1D‑DCT变换；在HEVC中，每个8点1D‑DCT变换采用蝶形快速算法，该模块分别连接三维整数DCT变换单元和系统输出端；第一串/并转换模块，用于数字图像原始数据的串行读取与x方向的1D‑DCT变换的n组并行输入数据需求的转换；转置RAM模块，用于将每个相似图像块x方向的1D‑DCT变换后的第一行的n个数据分别存在n个RAM中，即dout(0)存入RAM0的第一个存储单元，dout(1)存入RAM1的第一个存储单元，……，dout(n)存入RAM7的第一个存储单元，下一行的n个数据分别放在各自RAM存储器的下一个存储单元，依次类推，直到所有行运算都完成；第二串/并转换模块，用于转置RAM模块串行输出与y方向的1D‑DCT变换n组并行输入数据需求的转换；并/串转换模块，用于将每个相似图像块y方向的1D‑DCT变换结果串行输出，使得相似图像块的串行输出正好构成z方向1D‑DCT变换的输入数据；第一、第二整数1D‑DCT变换模块，用于实现三维整数DCT变换单元的整数1D‑DCT变换；在HEVC中，每个8点1D‑DCT变换采用蝶形快速算法；在每个相似图像块中的二维DCT变换由两个整数1D‑DCT变换共同完成，由一个n×n RAM将x方向1D‑DCT变换结果存储起来，直到x方向的n组n点1D‑DCT变换全部完成后，再按照y方向读取8×8RAM中的图像数据。