[发明专利]一种信号采集处理板

摘要

本发明涉及一种信号采集处理板，包括4片ADC芯片、2片互连的FPGA芯片、时钟驱动芯片、DSP芯片、BMA盲插口、驱动芯片和电平转换芯片和多个变压器；本发明的信号采集处理板采用4片ADC采样芯片，2片FPGA芯片以及高效的DSP芯片，同时能够采集四路模拟信号，同时，为FPGA芯片设计了24对差分传输线用于实现FPGA芯片与外界的高速数据传输，能够支持将高速模拟信号转化成为数字信号，实现了对四通道中频信号同时进行高速采样和对采样信号处理分析的功能，提高了信号同步处理能力。

主权项

一种信号采集处理板，其特征在于，包括：4片ADC芯片、2片互连的FPGA芯片、时钟驱动芯片、DSP芯片、5个BMA盲插口、驱动芯片、电平转换芯片、4个变压器组、1个变压器和CPCI接口；所述5个BMA盲插口中的4个分别通过4个变压器组与4片ADC芯片相连，形成4个相互独立的数据采集通道，每一数据采集通道上的ADC芯片用于采集外部的中频模拟信号，并将其转换成数字信号；每个变压器组内部的两个变压器之间相互串联；所述5个BMA盲插口中的另外1个通过变压器与时钟驱动芯片相连，与时钟驱动芯片相连的变压器用于将外部由BMA盲插口输入的时钟信号转换为差分信号并传输给时钟驱动芯片；所述时钟驱动芯片与4片ADC芯片和2片FPGA芯片均相连，用于将接收的差分信号转换为四路同频同相的时钟信号分别为4片ADC芯片提供采样时钟，同时分频输出两路同相的低速同步时钟给FPGA芯片作为FPGA芯片的工作时钟；每片FPGA芯片分别与其对应的两路ADC芯片相连，用于接收ADC芯片传输过来的数字信号并处理；两片FPGA之间有同步信号互联，用来实现2个FPGA芯片的同步处理；FPGA芯片利用与ADC芯片采样时钟同相的工作时钟产生同步复位信号，经驱动芯片驱动后统一对四片ADC芯片进行同步复位；两片FPGA芯片之间预留了84位传输线用来实现两片FPGA芯片之间的通信；2片FPGA芯片分别与电平转换芯片相连，并通过电平转换芯片与DSP芯片相连；所述DSP芯片用于接收FPGA芯片的处理结果，再对处理结果作进一步判断分析识别；DSP芯片预留了4对3.3V的RapidIO差分线，这4对RapidIO差分线连接到CPCI接口上；DSP芯片挂接2片存储空间为256MB、总线宽度为16bit的DDRII芯片。