[发明专利]高速比较器直流失调数字辅助自校准系统及控制方法

摘要

本发明公开了一种高速比较器直流失调数字辅助自校准系统及控制方法系统由含补偿电流源阵列的可配置比较器、自校准数字算法模块和时序信号产生电路构成。自校准数字算法模块可根据可配置比较器的输出数字，采用有符号编码方式产生两组数字信号以控制补偿电流源阵列的开关状态，进而校准比较器的直流失调电压直至可调节精度范围内。比较器中预放大级的带宽可配置以优化不同采样率下的功耗。

主权项

一种高速比较器直流失调数字辅助自校准系统，其特征在于包含以下模块：可配置比较器模块(100)，其输出信号传递给自校准模块(200)；自校准模块(200)，接收可配置比较器模块(100)的输出信号，用于产生输出信号控制可配置比较器模块(100)的直流失调电压直至可调节精度范围内；其中，所述的可配置比较器模块(100)具有以下结构：开关，用于控制可配置预放大级模块(110)的输入电压端；可配置预放大级模块(110)，用于提供低频增益信号；补偿电流源阵列模块(140)，用于补偿可配置预放大级模块(110)的直流失调；可再生比较级模块(120)，用于接收可配置预放大级模块(110)和补偿电流源阵列模块(140)的模拟信号，将其转换为数字信号；SR锁存级模块(130)，用于输出电平信号至自校准模块(200)；其中，所述的补偿电流源阵列模块(140)，用于校准比较器的直流失调电压至可调节精度范围内，该补偿阵列由数控开关控制的二进制加权电流源单元构成，具有如下结构：至少由1组二进制加权电流源阵列组成，并且每个二进制加权电流源在正极通过两个数控开关分别与可配置预放大级模块(110)的两个差分输出端分别相连、进制加权电流源的负极接地。