[发明专利]联合通道校正方法及装置

摘要

本发明公开一种联合通道校正方法及装置，通过将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，将M次插值后分别得到的校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果，若M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的全带信道响应门限值，则根据M次插值后的全带信道响应测试结果计算每一个待校正发送通道的补偿系数，提高了联合通道校正的准确性。

主权项

一种联合通道校正方法，其特征在于，包括：将校正全带测试序列进行第一阶段的M次插值，分别得到M次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，1≤M<log2 N+1，N为待校正发送通道的个数；将M次插值后分别得到的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值进行合并，得到M次插值后所有待校正发送通道的部分测试序列；根据所述M次插值后所有待校正发送通道的部分测试序列，确定M次插值后所有待校正发送通道的全带信道响应测试结果；若所述M次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数；若所述M次插值后所有待校正发送通道的全带信道响应测试结果小于预设的所述全带信道响应门限值，则将所述校正全带测试序列进行第二阶段的M′次插值，分别得到M′次插值后的所述校正全带测试序列在每一个待校正发送通道的J个插值点上的序列值，N≥M+M′≥log2 N+1，M′≥1；将所述M次插值后所有待校正发送通道的部分测试序列中对应的待校正发送通道上无插值点的序列值替换为所述M′次插值后的所述校正全带测试序列中对应的待校正发送通道上插值点的序列值，得到M+M′次插值后所有待校正发送通道的校正全带测试序列；根据所述M+M′次插值后所有待校正发送通道的校正全带测试序列，确定M+M′次插值后所有待校正发送通道的全带信道响应测试结果，若所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果大于等于预设的所述全带信道响应门限值，则根据所述M+M′次插值后所有待校正发送通道的全带信道响应测试结果计算每一个待校正发送通道的补偿系数。