[发明专利]一种数据采集和存储的系统及方法无效
申请号: | 201310101011.4 | 申请日: | 2013-03-27 |
公开(公告)号: | CN103177133A | 公开(公告)日: | 2013-06-26 |
发明(设计)人: | 聂权 | 申请(专利权)人: | 东莞市路晨电子科技有限公司 |
主分类号: | G06F17/40 | 分类号: | G06F17/40 |
代理公司: | 天津市北洋有限责任专利代理事务所 12201 | 代理人: | 曹玉平 |
地址: | 523000 广东省东莞市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于数据采集和存储技术领域,尤其涉及一种数据采集和存储的系统,包括FPGA芯片、ADC模数转换器件、时钟信号模块和在FPGA芯片内实现的FIFO系统,FIFO系统包括相连的存储选择通道模块和FIFO写时钟,FIFO写时钟和时钟信号模块保持一致,FPGA芯片驱动ADC模数转换器件进行模拟信号的采集,时钟信号模块与ADC模数转换器件连接,ADC模数转换器件的输出端与FIFO系统的输入端连接。相对于现有技术,本发明采用FIFO系统存储ADC模数转换器件的转换结果,比通过RAM具有更快的处理速度,而且读写比RAM更方便。而且由于存储选择通道模块的设置,本发明还可以有效的的避免“竞争冒险”的发生。 | ||
搜索关键词: | 一种 数据 采集 存储 系统 方法 | ||
【主权项】:
一种数据采集和存储的系统,其特征在于:包括FPGA芯片、ADC模数转换器件、时钟信号模块和在所述FPGA芯片内实现的FIFO系统,所述FIFO系统包括相连的存储选择通道模块和FIFO写时钟,所述FIFO写时钟和所述时钟信号模块保持一致,所述FPGA芯片驱动ADC模数转换器件进行模拟信号的采集,所述时钟信号模块与所述ADC模数转换器件连接,所述ADC模数转换器件的输出端与所述FIFO系统的输入端连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东莞市路晨电子科技有限公司,未经东莞市路晨电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310101011.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种基于轻量虚拟机监控器的计算机安全输入系统与方法
- 下一篇:混合动力三轮车
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置