[发明专利]CMOS迟滞过温保护电路有效
申请号: | 201310099678.5 | 申请日: | 2013-03-26 |
公开(公告)号: | CN103199846A | 公开(公告)日: | 2013-07-10 |
发明(设计)人: | 施朝霞 | 申请(专利权)人: | 浙江工业大学 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 杭州天正专利事务所有限公司 33201 | 代理人: | 王兵;黄美娟 |
地址: | 310014 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | CMOS迟滞过温保护电路,包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1,PMOS开关管M11栅电压为保护电路输出电压Vout,所述PMOS开关管M11与电阻R4并联,并联的一端接电源电压,并联的另一端与所述电阻R3一端相连,所述电阻R3的另一端与PNP晶体管的基极相连,所述PNP晶体管Q0的发射极与电源电压相连,所述PNP晶体管Q0的集电极与所述电阻R2的一端相连,所述电阻R2的另一端与地电压相连。 | ||
搜索关键词: | cmos 迟滞 保护 电路 | ||
【主权项】:
CMOS迟滞过温保护电路,其特征在于:包括由PNP晶体管Q0、电阻R2、电阻R3、电阻R4和PMOS开关管M11组成的核心过温控制电路1,PMOS开关管M11栅电压为保护电路输出电压Vout,所述PMOS开关管M11与电阻R4并联,并联的一端接电源电压,并联的另一端与所述电阻R3一端相连,所述电阻R3的另一端与PNP晶体管的基极相连,所述PNP晶体管Q0的发射极与电源电压相连,所述PNP晶体管Q0的集电极与所述电阻R2的一端相连,所述电阻R2的另一端与地电压相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江工业大学,未经浙江工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310099678.5/,转载请声明来源钻瓜专利网。