[发明专利]一种SRAM型FPGA串扰验证方法

摘要

一种SRAM型FPGA串扰验证方法，基于SRAM型FPGA串扰验证装置实现，该装置包括PC机、FPGA插座、信号输入单元以及可调负载电容；SRAM型FPGA串扰的验证方法包括：单个I/O-BANK中最大/最小串扰噪声验证、相邻I/O-BANK间的串扰影响以及串扰与输出翻转速率、输入信号边沿以及负载电容的关系；验证过程中，通过PC机为待验证FPGA提供不同的配置文件，并在不同测试条件下，检测待验证FPGA中的被干扰线上的噪声大小来实现对FPGA器件在串扰噪声的验证。

主权项

一种SRAM型FPGA串扰验证方法，其特征在于：包括单个I/O‑BANK中最大/最小串扰噪声验证、相邻I/O‑BANK间的串扰噪声验证和串扰的影响因素验证；所述单个I/O‑BANK中最大/最小串扰噪声验证包括如下步骤：(1)选取SRAM型FPGA的一个I/O‑BANK；(2)在选取出的I/O‑BANK内将与地线相邻的一个I/O端口配置为干扰线，所述干扰线为输出端口并持续输出方波；(3)将所述I/O‑BANK内的其它I/O端口逐一配置为静态低电平信号，作为被干扰线；(4)测试所有被干扰线上串扰噪声的幅度并记录；(5)将所有的被干扰线逐一配置为静态高电平信号，再次测试所有被干扰线上串扰噪声的幅度并记录；(6)在所述I/O‑BANK内将与输出驱动电源线相邻的I/O端口配置为干扰线，持续输出方波，重复执行步骤(3)～(5)；(7)在所述I/O‑BANK内将干扰线配置在远离地和电源管脚的位置，再次重复执行步骤(3)～(5)；(8)根据步骤(5)～(7)中记录下来的被干扰线上串扰噪声的幅度，统计得出所述I/O‑BANK内最大/最小串扰噪声；所述相邻I/O‑BANK间的串扰噪声验证包括如下步骤：(a)选择SRAM型FPGA中的两个相邻I/O‑BANK；(b)分别在所述两个I/O‑BANK中选出一个I/O端口，并使两个I/O端口间的距离最近；(c)在两个I/O端口中，将其中一个作为干扰线，配置为输出端口并持续输出方波，另一个作为被干扰线，在将所述被干扰线配置为静态低电平电压和静态高电平电压的情况下，分别测量被干扰线上的串扰噪声幅度；(d)将步骤(c)中的干扰线和被干扰线的位置互换，再测量被干扰线上的串扰噪声幅度；(e)选择其它相邻的两个I/O‑BANK，重复执行步骤(b)～(d)，完成所选择SRAM型FPGA中所有相邻的两个I/O‑BANK之间的串扰噪声验证；所述串扰的影响因素验证包括如下步骤：(aa)在SRAM型FPGA的一个I/O‑BANK中，选择远离地和电源管脚的两个I/O端口分别作为干扰线和被干扰线，将干扰线配置为输出端口并且持续输出方波；(bb)调整干扰线上输出信号的输出翻转速率，分别在被干扰线保持静态低电平电压和静态高电平电压的条件下，测量被干扰线上串扰噪声的幅度并记录；(cc)调整干扰线上输出信号的负载电容大小，分别在被干扰线保持静态低电平电压和静态高电平电压的条件下，测量被干扰线上串扰噪声的幅度并记录；(dd)将干扰线配置为输入端口，调整干扰线上输入信号的边沿速率，分别在被干扰线保持静态低电平和静态高电平电压的条件下，检测被干扰线上串扰噪声的幅度并记录。