[发明专利]基于异步物理层接口的PCIe接口芯片硬件验证方法

摘要

本发明公开了一种基于异步物理层接口的PCIe接口芯片硬件验证方法，其实施步骤如下：1)构建具有标准PCI Express接口的FPGA硬件平台；2)在待验证的PCI Express接口芯片ASIC代码中的PCI Express软核与物理层之间插入用于匹配频率差的异步物理层接口；3)将待验证的PCI Express接口芯片ASIC代码迁移到FPGA硬件平台综合实现，并根据PCIExpress接口芯片被综合的最高频率设置降频PIPE接口的工作频率；4)使用测试程序通过FPGA硬件平台对PCI Express接口芯片的PCI Express软核和用户逻辑进行功能测试。本发明能够实现PCI Express接口芯片的降频硬件验证，具有兼容现有测试代码、实现简单方便、通用性好、资源占用率低的优点。

主权项

一种基于异步物理层接口的PCIe接口芯片硬件验证方法，其特征在于实施步骤如下：1)构建具有标准PCI Express接口的FPGA硬件平台，将所述FPGA硬件平台通过标准PCI Express接口与带有PCI Express根节点设备的主机相连；2)在待验证的PCI Express接口芯片ASIC代码中的PCI Express软核与物理层之间插入用于匹配频率差的异步物理层接口，所述异步物理层接口包含发送缓冲区、接收缓冲区、降频PIPE接口和标准PIPE接口，所述异步物理层接口通过降频PIPE接口与FPGA硬件平台相连、通过标准PIPE接口与物理层相连；3)将所述待验证的PCI Express接口芯片ASIC代码迁移到所述FPGA硬件平台综合实现，并根据PCI Express接口芯片被综合的最高频率设置降频PIPE接口的工作频率；4)使用测试程序通过所述FPGA硬件平台对PCI Express接口芯片的PCI Express软核和用户逻辑进行功能测试；当PCI Express软核通过异步物理层接口向物理层发送PCI Express报文时，PCI Express软核通过降频PIPE接口将PCI Express报文写入异步物理层接口的发送缓冲区，异步物理层接口将发送缓冲区缓存PCI Express报文通过标准PIPE接口发送给物理层，同时当异步物理层接口的发送缓冲区为空时，异步物理层接口检测链路的握手状态，如果握手未成功则在标准PIPE接口上插入SKP有序集报文来补偿PCI Express软核与物理层之间的频率差，如果握手已经成功则在标准PIPE接口上插入LIDLE逻辑空报文来补偿PCI Express软核与物理层之间的频率差；当物理层通过异步物理层接口向PCI Express软核发送PCI Express报文时，异步物理层接口检测链路的握手状态，如果握手未成功则将接收到的PCI Express报文按照降频PIPE接口的工作频率和标准PIPE接口的工作频率之间的比值进行丢弃，并将未丢弃的PCI Express报文写入异步物理层接口的接收缓冲区，如果握手已经成功则判断接收到的PCI Express报文的类型，当PCI Express报文是链路层报文或者事务层报文时写入异步物理层接口的接收缓冲区，当PCI Express报文是逻辑空报文时全部丢弃，异步物理层接口将接收缓冲区缓存PCI Express报文通过降频PIPE接口发送给物理层。