[发明专利]MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路

摘要

本发明涉及MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；优点是：结构简单、占用的逻辑资源少、保证波形的相位连续，复用性好，波形频率可控，可以通过配置端口信号实现多种信号波形的产生，使用灵活特点。

主权项

1.MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路，基于FPGA形成，其特征在于：数字逻辑电路由四个ROM，一个累加器及若干逻辑单元组成，其中与相位累加器相连的两个ROM分别存储正余弦波形，用于GMSK基带信号的产生，另外两个与乘法器相连的ROM同样存储正余弦波形，用于中频载波的调制，通过模式切换开关选择利用FPGA片内资源产生调制波形；MPFSK、2CPFSK、GMSK波形信号发生器的数字逻辑电路用波形存储方式直接产生 MCPFSK、2CPFSK波形信号，采用存储相位路径来实现高斯滤波器的功能，并采用正交调制的方法实现GMSK波形信号的发生；通过FPGA中的四个片内ROM来存储相应的正余弦信号波形，通过频率关键字的输入控制所要产生信号的频率，产生相应的数字基带波形；当需要产生MCPFSK信号时，将二进制码进行相应编码后选择对应的频率关键字Ki，通过查表的方式产生所需要的2CPFSK波形；当需要产生2CPFSK信号时，通过sel1作为选通模块1的控制信号，选择输入二进制码Signal_in通路的‘0’码和‘1’码；再通过sel2作为选通模块2的控制信号来控制代表频率关键字K1和频率关键字K2关键字，将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过ROM查表得到当前对应波形信号的幅度值即2CPFSK的数字波形信号，最后通过D/A数模转换得到2CPFSK的模拟波形信号；当需要产生MCPFSK信号时，数据输入信号为S（i），通过编码模块得到信号D(i)，通过sel1作为选通模块1控制信号，选择使D(i)作为选通模块1的输出；再通过sel2作为选通模块2控制信号来控制代表频率关键字K1和频率关键字K₂，一直到个数为，i为一个码元输出需要的编码bit个数，对应频率控制字将频率关键字作为相位间隔，通过累加器得到当前的相位值，然后根据当前的相位值，通过cosw的ROM查表得到当前对应波形信号的幅度值，也就是MCPFSK的数字波形信号，最后通过D/A转换得到MCPFSK的模拟波形信号；当需要产生GMSK信号时，输入信号S(i)通过编码模块即NRZ编码模块、高斯滤波器模块、相位累加模块，然后分别通过cosw ROM表和sinw ROM表查表产生数据值及值，然后及信号再分别与调制中频信号进行正交混频，再经过减法运算最终产生GMSK的调制后的数字波形信号，经过D/A转换之后就可以得到可以观察的模拟信号波形。