[发明专利]一种高速ADC接口与GPIO接口相互测试的方法

摘要

一种高速ADC接口与GPIO接口相互测试的方法，在SOC上，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线，通过GPIO口不断循环的送出0x1，0x2，0x4，0x8，0x10，0x20，0x40，0x80这8组数据，给HS-ADC的clkin同时灌clk，在每个时钟的上升沿采集数据。时钟的频率只要不超过HS-ADC的最高采样频率就可以。按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，看是否一样来判断该SOC的HS-ADC的功能模块是否正常。本发明减小了测试成本，并增加了测试的可行性。

主权项

一种高速ADC接口与GPIO接口相互测试的方法，其特征在于：包括：在SOC上，选择8个GPIO口模拟数据线，1个GPIO口模拟时钟线，第一个时钟的数据为0x01，第二个时钟的数据为0x02，第三个时钟的数据为0x04，第四个时钟的数据为0x08，第五个时钟的数据为0x10，第六个时钟的数据为0x20，第七个时钟的数据为0x40，第八个时钟的数据为0x80，通过GPIO口不断循环的送出0x1,0x2,0x4,0x8,0x10,0x20,0x40,0x80这8组数据，给SOC的HS‑ADC的clkin同时灌clk，在每个时钟的上升沿采集数据；时钟的频率不超过HS‑ADC的最高采样频率，按要求采样了N个字节的数据之后，把数据跟理论上的数据进行对比，来判断该SOC的HS‑ADC的功能模块是否正常。