[发明专利]用于双边沿触发器的可测试性设计方法

摘要

本申请公开了一种用于双边沿触发器的可测试性设计方法，在现有的采用内部扫描设计的VLSI可测试性设计方法的基础上，增加了：将已建立扫描链的门级网表文件中的单边沿可扫描触发器替换为双边沿可扫描触发器；增加测试时钟电路；以包含双边沿可扫描触发器的扫描链电路再次对单边沿可扫描触发器的扫描链电路所生成的测试向量进行仿真，仿真通过后的测试向量再使用ATE设备对该扫描链电路进行测试。这样，本申请所述的VLSI可测试性方法可以适用于包含双边沿触发器的电路，当然也兼容仅包含单边沿触发器的电路；从而有利于在VLSI设计中推广使用双边沿触发器，最终有利于集成电路的数据处理能力翻倍提升、或者功耗减半下降。

主权项

一种用于双边沿触发器的可测试性设计方法，其特征是，包括如下步骤：第1步，设计输入以形成RTL级电路描述文件，在RTL级电路描述文件中如需使用触发器，全部采用单边沿触发器；第2步，对RTL级电路描述文件进行逻辑综合，形成门级网表文件；第3步，对第2步所形成的门级网表文件设置DFT约束并进行DRC检测；第4步，建立扫描链，即在第2步所形成的门级网表文件中先将单边沿触发器替换成单边沿可扫描触发器，再将一个单边沿可扫描触发器的输出端连接到下一个单边沿可扫描触发器的第二输入端，依次相连构成扫描链；第5步，输出已建立扫描链的门级网表文件；第6步，利用ATPG工具为第5步所输出的已建立扫描链的门级网表文件生成测试向量，所生成的测试向量用功能仿真工具进行仿真，检测并删除坏的测试向量；第7步，将第5步所输出的已建立扫描链的门级网表文件中的单边沿可扫描触发器替换为双边沿可扫描触发器；第8步，为第7步所形成的由双边沿可扫描触发器形成的扫描链增加测试时钟电路，所述测试时钟电路输出由时钟信号二分频形成的测试时钟信号作为各个双边沿可扫描触发器的时钟输入；第9步，以第8步所形成的由双边沿可扫描触发器与测试时钟电路一起构成的扫描链电路，再次对第6步所生成的测试向量进行仿真，仿真通过后的测试向量再使用ATE设备对该扫描链电路进行测试。