[发明专利]AMBE2000控制系统及控制方法

摘要

本发明公开了一种AMBE2000控制系统，包括模/数转换器、AMBE2000编码器、FPGA、AMBE2000解码器、以及数/模转换器；在解码过程中，FPGA通过软件编程实现芯片的数据管脚的复用，配置时接收配置信号，配置结束后接收正常的解码数据（信道码流），从而大大简化了AMBE2000的时序控制；同时，本发明还公开了一种AMBE2000的控制方法，对配置时钟和数据进行处理，判断是否完成配置，从而切换芯片管脚，该方法简单方便。

主权项

一种AMBE2000控制系统，其特征在于，包括模/数转换器、AMBE2000编码器、FPGA、AMBE2000解码器、以及数/模转换器，其中：模/数转换器，与所述AMBE2000编码器有标准的接口模式，并按照标准电路进行参数配置，所述模/数转换器对输入的模拟信号进行采样，并按照标准的采样率将采样到的模拟信号进行模数转换，形成采样信号；AMBE2000编码器，接收所述采样信号，并在一编码接口时序的控制下通过AMBE编码算法对接收到的采样信号进行编码，产生编码后的数据和同步信号使能信号；FPGA，产生所述编码接口时序，并在所述同步信号使能信号的控制下对所述编码后的数据和同步信号使能信号进行转换，形成适合信道传输的均匀的编码数据流；AMBE2000解码器，通过AMBE解码算法对所述编码数据流进行解码，形成解码数据并输出； 数/模转换器，对所述解码数据进行数模转换，并将转换后的数据输出；所述数/模转换器与所述AMBE2000解码器有标准的接口模式，按照标准电路进行参数配置，并按照标准的采样率进行数模转换；其中，在解码过程中，所述FPGA对所述AMBE2000解码器的状态进行判断，若所述AMBE2000解码器处于与所述数/模转换器的配置状态，则所述FPGA的数据管脚接收配置信号；若所述AMBE2000解码器与所述数/模转换器配置完成，则所述FPGA的数据管脚接收所述解码数据。