[发明专利]综合时间因素和空间因素的FPGA任务放置方法有效
| 申请号： | 201210201498.9 | 申请日： | 2012-06-19 |
| 公开（公告）号： | CN102760187A | 公开（公告）日： | 2012-10-31 |
| 发明（设计）人： | 陈雪;高英虎;张隽丰 | 申请（专利权）人： | 上海大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 上海上大专利事务所(普通合伙) 31205 | 代理人： | 何文欣 |
| 地址： | 200444*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种综合时间因素和空间因素的FPGA任务放置方法。本发明首先将FPGA及在FPGA上执行的任务抽象成具有一定长度和宽度的矩形块。然后对每个新到达的任务均记录两个时间属性，即，到达FPGA的时刻（简称到达时刻）、在FPGA内执行的时间（简称执行时间）。最后，通过综合考虑任务的到达时刻、执行时间和任务与空闲块的空间匹配，设计代价函数为任务选择合适的放置位置。本发明综合考虑了任务与空闲块在空间上和时间上的重叠长度，使得任务紧凑地放置在FPGA内，从而减少了FPGA内的空闲碎片空间，提高了FPGA的空间利用率。 | ||
| 搜索关键词： | 综合 时间 因素 空间 fpga 任务 放置 方法 | ||
【主权项】：
一种综合时间因素和空间因素的FPGA任务放置方法，其特征在于操作步骤为：首先将FPGA及在FPGA上执行的任务抽象成具有一定长度和宽度的矩形块；然后对每个新到达的任务均记录两个时间属性：到达FPGA的时刻‑‑‑‑简称到达时刻和在FPGA内执行的时间‑‑‑‑简称执行时间；最后，通过综合考虑任务的到达时刻、执行时间和任务与空闲块的空间匹配，设计代价函数为任务选择合适的放置位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海大学，未经上海大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210201498.9/，转载请声明来源钻瓜专利网。
